最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
用户1405872
文章：1 阅读：2366 评论：0 赞：5
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
文章
首页 我的博文
用户1405872 2007-12-24 16:20
一个Verilog程序，仿真不出想要的结果，请高手指点
     程序如下，想要实现如下功能：FVAL为帧有效信号，LVAL为行有效信号，flag1,flag2分别为两个存储器的标志信号，flag1为0时，向第一个存储器中存入数据 ...
查看更多
关闭 站长推荐上一条 /2 下一条
  • 帖子
  • 博文