EE直播间
更多
文章
首页 我的博文
用户343965 2011-8-6 13:10
NIOS核操作IIC通讯协议
本程序是操作ADS1110芯片的。 在nios核加SDA和SCL两个IO口,SDA为双向的,SCL为输出的。 在IDE中输入如下代码: iic.h中的代码:   #ifndef IIC_H_ ...
用户343965 2011-6-15 15:42
JTAG下载程序能运行,但是ASP下载,却运行不了
最近,做作品时,想把程序下载到Flash里面去,但是下了好几遍都不行。程序能下载,但是下载完成后,运行起来并不是那么回事。从网上找了一下,发现原来是是自己 ...
用户343965 2011-5-8 16:54
VGA动态显示数字
//VGA displayed //mode 800*600 72Hz //date 2011-05-04 am module vga_dis(                //input pins                clk , ...
用户343965 2011-4-18 23:02
一个男人关心的东西 决定了他的层次
  无意中看到了这篇文章,觉得写得很好,就转过来了。无论是男的还是女的,都应该具备吧!                               ...
用户343965 2011-4-15 19:54
努力做到这几点
在成功的时候要学会谦虚 在失败的时候要学会坚毅 在快乐的时候要学会节制 在痛苦的时候要学会忍耐 在愤怒的时候要学会冷静 在害怕的时候要学会勇敢 在焦虑的时 ...
用户343965 2011-4-15 16:53
傻孩子,你对我再好,我也不会爱上你
你可能觉得难过,不是,你应该觉得难过。 因为无论你对我怎么好,我都不领情。 我不是看不到,我只是装作看不到。 我根本不想看到。 你觉得自己很喜欢我 ...
用户343965 2011-4-14 13:05
数字时钟
/******************************************************************************* 电子时钟 在FPGA内部搭建一个电子时钟电路 用4个按键控制,复位键rest, ...
用户343965 2011-4-12 09:11
quartus II 中 Pin Planner的问题?
找回quartus中pin planner中分配引脚的对话框        一次偶然的经历把quartus中pin planner中分配引脚的对话框整没啦,在实验室的帮助 ...
用户343965 2011-4-11 20:46
《梁祝》的verilog代码
//顶层模块 module liangzhu(clk_in,speaker,high,med,low);  input clk_in; output speaker; output high,med,low; wire clk_6MHz,clk_4Hz; wire hig ...
用户343965 2011-4-11 20:38
歌曲《世上只有妈妈好》的verilog代码
//搞了一天总算将单片机程序改成了verilog代码 module song(clk,rst,speaker);  input clk;  input rst; output speaker; reg clk1MHz;        ...
关闭 站长推荐上一条 /3 下一条