用户401816的文章-面包板社区

 

文章

首页 我的博文

用户401816 2012-8-24 11:16: HDL代码维护：都会有的第一次; 尊重原作者的劳动。以欣赏的眼光去阅读代码，吸取其精妙之处。清醒地认识到代码存在的问题，并仔细斟酌。代码 ...; 1092 18 0 18

代码维护

用户401816 2012-5-23 19:28: 【博客大赛】【原创】状态机输入与输出相关带来的时序问题[后篇]; 如果用单片机来写这个程序，我们会这么写，先输出col，再检测row行值。同样上面的Verilog代码目的也是要实现这个时序，但恰恰是检测 row在输出col之前。所以 ...; 1930 21 2 23

verilog 状态机矩阵键盘博客大赛

用户401816 2012-5-23 19:25: 【博客大赛】【原创】状态机输入与输出相关带来的时序问题[中篇]; 可一到运行起来就蛋疼了，呵呵…. 下面分析一下，仅供参考，若有不对，敬请指正！看上面时序图在 1、第0~2个时钟周期内 row( ...; 1859 21 0 21

verilog 状态机矩阵键盘博客大赛

用户401816 2012-5-23 19:21: 【博客大赛】【原创】状态机输入与输出相关带来的时序问题[前篇]; 昨天帮同学修改一个不知道从哪里Ctrl+C、Ctrl+V来的矩阵键盘检测代码，没有分频、没有消抖，直接拿来用就别指望了，呵呵…在这里拿出来主要是想说明一个隐藏 ...; 1388 16 2 18

verilog 状态机矩阵键盘博客大赛

用户401816 2012-4-18 22:56: 双向口采用纯组合逻辑产生的组合回环; 这是一个RAM的代码： me ：使能信号 io：控制输入输出 io=1接收，io=0输出 marL：地址寄存使能信号 /*----------------------------- ...; 2983 21 0 21

worning verilog latch

关闭站长推荐

上一条

/1

下一条