wrhwindboy的文章-第2页-面包板社区

 

文章

首页 我的博文

wrhwindboy 2011-6-11 09:29: 我是一只IT小小鸟-连载6; 徐宥掉进读书的兔子洞莫听穿林打叶声，何妨吟啸且徐行。竹杖芒鞋轻胜马，谁怕？一蓑烟雨任平生。料峭春风吹酒醒，微冷，山头斜照却相迎。 ...; 1766 6 0 6

wrhwindboy 2011-6-11 09:28: 我是一只IT小小鸟-连载5; 四、唐雅薇再难也要向前爬等待阳光静静看着它的脸重重的壳挂着轻轻的仰望让风吹干流过的泪和汗总有一天我要属于我的天 -- 周杰伦 ...; 1755 9 0 9

wrhwindboy 2011-6-11 09:27: 我是一只IT小小鸟-连载4; 三、辜新星时刻调整方向：找到人生的蓝海我想知道流星的美丽是否值得去寻求于是我心狂奔羽化成黑夜的彩虹蜕变成月光的清风 ...; 1524 10 0 10

wrhwindboy 2011-6-11 09:25: 我是一只IT小小鸟-连载3; 二、刘帅在失望中寻找希望曾经多少次跌倒在路上曾经多少次折断过翅膀如今我已不再感到彷徨我想超越这平凡的生活 -- 汪峰《怒 ...; 1462 9 0 9

wrhwindboy 2011-6-11 09:24: 我是一只IT小小鸟-连载2; 一、蒋宇东梦断计院，我和我最后的倔强握紧双手绝对不放下一站是不是天堂就算失望不能绝望 -- 五月天《倔强》引子：我的感 ...; 1460 9 0 9

wrhwindboy 2011-6-11 09:22: 我是一只IT小小鸟-连载1; 作者序 2009 年 3 月的某个晚上，我跟侯磊同学在万柳宿舍卧谈。我们聊起初来北大软件学院时的志向与苦闷，我们梳理影响自己的人和事，说各自的实习感受 ...; 1679 7 0 7

wrhwindboy 2011-6-10 21:17: 对FPGA认识、学习和进阶; 自从接触和认识FPGA以后，自由电子科技坚定的选择了FPGA器件作为我们创新和实现自身价值的承载平台，对此，我想从以下几个方面介绍一下。 1. 对FPGA的认识，为 ...; 1658 14 0 14

wrhwindboy 2011-6-10 21:15: FPGA学习的一些误区; 作者：某人（摘自网络，不知道作者）我常年担任多个有关FPGA学习研讨的QQ群管理员，长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手困 ...; 1388 7 0 7

wrhwindboy 2011-6-10 21:14: 这是一篇很好的文章，学verilog的可以好好看看; 这是一篇很好的文章，学verilog的可以好好看看规范很重要工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不 ...; 1811 7 0 7

wrhwindboy 2011-6-10 21:10: FPGA牛人的经验谈; 在 IC 工业中有许多不同的领域， IC 设计者的特征也会有些不同。在 A 领域的一个好的 IC 设计者也许会花很长时间去熟悉 B 领域的知识。在我们职业生涯的开始，我 ...; 1474 7 0 7

wrhwindboy 2011-6-10 21:09: FPGA\CPLD设计学习笔记; 1、硬件设计基本原则 (1)、速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面 ...; 1317 8 0 8

wrhwindboy 2011-6-10 20:50: DC synthesis script总结; 1. synthesis library 设置相关： Set_target_library, set_symbol_library, set_link_library, Set_search_path, set_link_path ...; 3108 6 0 6

wrhwindboy 2011-6-10 20:48: ASIC/SoC后端设计作业流程剖析; 引言众所周知,ASIC产品是从用硬件描述语言( verilog HDL ,VHDL)开始进行数字逻辑电路设计的,经过相关的仿真、综合出门级网表、 ...; 2024 7 0 7

wrhwindboy 2011-6-10 20:45: 数字电路的设计环境（转帖）; 转帖地址 http://blog.sina.com.cn/s/blog_495437290100a3ka.html 从07年三月份开始工作到现在一年多了，在这一年里换个几个地方，总体感觉各个地方的差别不 ...; 1764 8 0 8

wrhwindboy 2011-6-10 20:43: 避免用组合逻辑产生时钟; 今天看到一个问题如下：在生成位流文件的时候，显示的警告如下： Clock net u8/dout_not 0001 is sourced by a combinatorial pin.This is not good des ...; 1658 6 0 6

123 4 5 6 7 / 7 页下一页

关闭站长推荐

上一条

/1

下一条