提出了基于CPLD 实现分频器的功能，使用了VHDL 语言进行设计，利用Quartus II 软件平台进行仿真实验，并将编写的软件下载到CPLD 器件中，进行硬件电路系统测试。结果表明该设计方案是可行的，且具有较强的通用性。
