该文设计了一种基于A 0 5 1 2 47 的多通道模拟差分信号数据采集装置。该装置包含差分信号缓冲放大器、模拟数字转换器、CPLD子系统和USB2.0接口。由于A O S 12 47 的数据总线时钟对主时钟严格同步,该文采用设计了时隙任务分配机制控制A D S 1 2 74 和USB2 .0 系统工作。以1 0 Hz,1.0 5 V 正弦差分信号为测试信号,本装置采集的信号主频率成分比位于.0 I T r a d s/ 最大噪声频率成分大6 0 d B