为了避免DSP 串行数据传输容易出现数据不同步、误码率高的情况，介绍了一种以DSP 为核心，通过FPGA/CPLD扩展外设，采取帧同步和CＲC 校验的数据传输方法。该设计在DSP 数据传输硬件设计的基础上，依靠有限状态机帧同步法和按字节计算CＲC，将两种方法相结合定义新的通信协议，将数据存放于所约定的数据帧中进行传输。测试结果表明该方法提高了整个DSP 系统的效率、稳定性和安全性，适用于众多信息量大、高速数据传输的场合