针对嵌入式ＧＰＵ　ｔｉｌｅ缓存在线性布局和Ｚ型布局写回时由于地址跨度大而导致ｃａｃｈｅ频繁冲突缺失的问 题，设计了一种支持多级Ｕ 型存储布局的ｔｉｌｅ缓存，使像素数据写回的地址连续，减少ｃａｃｈｅ的冲突缺失，提高 ｃａｃｈｅ命中率．实验结果表明，当配置不同尺寸的ｔｉｌｅ缓存时，Ｕ 型布局相对于线性布局ｃａｃｈｅ命中率提高４％～ １３％，相对于Ｚ型布局ｃａｃｈｅ命中率提高１％～９％．