资料
  • 资料
  • 专题
5.5GHz 23dB CMOS限幅放大器的电路设计
推荐星级:
类别: 消费电子
时间:2020-01-13
大小:136.72KB
阅读数:170
上传用户:16245458_qq.com
查看他发布的资源
下载次数
0
所需E币
4
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
5维普资讯 http://www.cqvip.com 1 0 2   微 电子 学 与计算机  2 0 0 4 年第 2 1卷第 2期  5 . 5 GHz   2 3 d B   CMOS限幅 放 大 器 的 电路 设 计  毕 涵  李 征 帆  施 丹  ( 上 海 交通 大 学 电子 信 息 学 院 , 上海 2 0 0 3 3 5 )   摘 要 : 文 章 介 绍 了一种 采用 0 . 1 8 t x m   C MO S   S - 艺设 计 , 多 级级 联 、 差 分 结构 宽 带 限幅 放 大 器 的 设 计 方 法 。本 限幅 放 大  器 应用 于 5 G b / s同步 光 纤 网络 ( S O N E TO C 一 9 6 ) 系统, 采 用 反 比 例级 联 结 构 、 有源 电感 负载 来 提 高 系统 带 宽 。 芯 片 实 际测   试 结果 为 2 3 d B增 益 . 3 d B 带宽 达 到 5 . 5 G H z , 实 现 了设 计 目标 。   关键词 :C M0 S , 限 幅放 大器 , 有 源 电感 , 光 接 收 机  中 图法 分 类 号 : r r P 3   文献标识码 : A   文章 编 号 :1 0 0 0 ― 7 l 8 0 ( 2 0 0 4 ) 0 2 ― 1 0 2 ― 0 3   De s i g n   o f   5 . 5 GHz   2 3 d B   CM OS   Li mi t i n g   Am p l i ie f r   BI   Ha n,L I   Zh e n g - f a n,S HI   Da n   ( S h a n g h a i   J i a o t o n g   Un i v e r s i t y   Mi c r o w a v ……
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书