!李福乐--跨导运算放大器设计实例跨导运算放大器设计实例 李福乐 lifule@tsinghua.edu.cn 1 Specifications CSMC 0.6um DPDM CMOS Process GBW > 100MHz, PM > 60 when CL=2pF DC Gain > 80dB Output swing > 4V (differential) Full differential architecture Low Power (Large FOM) 所设计的OTA要应用于课程设计10bit cyclic ADC中。 在开关电容ADC中，ADC的速度取决于级电路的建立速度，而级电路的建立过程 可视为由大信号压摆区和小信号线性建立区构成，其中，小信号建立区的时间通 常要占到总建立时间的80%~90%，因此，OTA的大信号压摆率对ADC的速度影响 较小； 从另一个方面来说，压摆率只取决于偏置电流，当偏置电流和电容确定后，无论 输入管的VGS-VT是大是小，压摆率都不变。对于连续信号处理电路，我们希望 OTA在整个设计带宽内工作时，输出信号不会因为摆率跟不上而幅度受限，这个 时候需要SR/GBW大一些，即输入管的VGS-VT大一些；但是，对于采样信号处理 电路，比如我们所要设计的ADC，当我们确定好偏置电流，然后降低输入管的 VGS-VT，这个时候，SR不变，GBW变大，即SR/GBW变小了，而最终的建立时 间反而缩小了，ADC的速度加快了。 因此，SPEC中没有提出对SR的具体要求。 注意：不同应用对SR/GBW的不同要求！ 2 Design flow MOST parameters of the specified process Deciding the optimal structure Main stage circuit design Bias de……