基于FPGA的高阶全数字锁相环的设计与实现第 10 卷 第 3 期 2005 年 6 月 文章编号： 1007-0249 (2005) 03-0076-04 电路与系统学报 JOURNAL OF CIRCUITS AND SYSTEMS Vol.10 No.3 June， 2005 基于 FPGA 的高阶全数字锁相环的设计与实现* 单长虹， 王彦， 陈文光， 陈忠泽 （南华大学 电气工程学院，湖南 衡阳 421001） 摘要： 提出了一种实现高阶全数字锁相环的新方法。该锁相环以数字比例积分控制取代了传统的一些数字环路滤 波控制方法，具有电路结构简单、控制灵活、跟踪精度高、环路性能好和易于集成的特点。文中介绍了该高阶全数字 锁相环的系统结构和工作原理，对其性能进行了理论分析和计算机仿真。应用 EDA 技术设计了该系统，并用 FPGA 实现了其硬件电路。仿真和硬件测试结果证实了该设计的正确性。 关键词： 全数字锁相环；比例积分； EDA；计算机仿真 中图分类号： TN914.3 文献标识码： A 1 引言 锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛，已经成为各种电子设备中必不可 少的基本部件。随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理。因此，对 全数字锁相环的研究和应用得到了越来越多的关注 [1,2]。 传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器，获得稳定的振荡控制数据。 对于高阶全数字锁相环，其数字滤波器常常采用基于 DSP 的运算电路。这种结构的锁相环，当环路带 宽很窄时， 环路滤波器的实现将需要很大的电路量， 这给专用集成电路的应用和片上系统 SOC （ system on chip）的设计带来一定困难 [3]。另一种类型的全数字锁相环是采用脉冲序列低通滤波计数电路作为 环路滤波器，如随机徘徊序列滤波器、先 N 后 M 序列滤波器等 [4,5]。这……