资料
  • 资料
  • 专题
VerilogHDL编写乘法器
推荐星级:
时间:2019-12-20
大小:35.27KB
阅读数:128
上传用户:quw431979_163.com
查看他发布的资源
下载次数
0
所需E币
5
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
乘法器大致有三类实现,1)反复式乘法器(Iterative Structure Multiplier)即移位累加乘法器,2)阵列式乘法器(Array Structure Multiplier),3)树状结构乘法器(Tree Structure Multiplier)。反复式面积最小,但耗时钟数最多;阵列式乘法器速度快些,结构规则,但关键路径时延和面积都随乘数被乘数的比特位同比递增;现多采用树状结构乘法器,即部分积+压缩树+最终加法器结构,如Booth编码器+Wallace树+CLA加法器。附件是1个17x17的树状结构乘法器实现pdf文件。……
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
PARTNER CONTENT
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书