实验平台： Red Logic CY1C12开发板本工程完成的功能： 在Red Logic开发板上，让4个LED循环点亮，时间间隔为1s。各模块定义： clk1hz_gen模块，利用Reg Logic提供的50MHz时钟分频为1Hz，其中用到了两个clk_1000_divider模块，该模块将输入时钟做1000分频，比如输入时钟为1MHz，那么输出时钟为1KHz。 leds_control模块，使用clk1hz_gen传输的1Hz时钟实现对Leds的控制。 led_cycle模块，顶层模块。备注：实例代码在附件中，该实例用Verilog编写。如果大家有什么问题，欢迎指教。。。……