资料
  • 资料
  • 专题
多个AD9122TxDAC+转换器的同步
推荐星级:
时间:2019-12-24
大小:385.39KB
阅读数:143
上传用户:rdg1993
查看他发布的资源
下载次数
0
所需E币
5
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
REFCLK FOR 简介 AD9122是一款双通道、16位、高动态范围数模转换器 (DAC),提供1230 MSPS采样速率。在某些应用中,例如需 要波束导引的应用,用户必须同步系统中的多个DAC。 AD9122具有多芯片同步功能,多个AD9122器件的DAC输 出可以在一个DAC时钟周期内同步。AD9122有两种同步 模式。本应用笔记将说明这两种模式的差异,以及何时和 如何使用AD9122的多芯片同步功能。本应用笔记的内容同 样适用于多个AD9125和AD9148 TxDAC+®转换器的同步。 差异来源 DAC会给系统带来流水线延迟差异,进而导致不同DAC的 输出不对齐,并且每次上电的偏斜不一致。在需要固定延 迟的应用中,必须消除这种差异。在本应用笔记中,固定 延迟是指DAC每次上电后从数字输入到模拟输出的时间延 迟是固定的。它假设时钟条件相同,即数据时钟输入 (DCI)、帧时钟、DAC时钟和同步时钟均相同。利用固定 延迟可以实现多个DAC的同步。 在AD9122中,引起延迟差异的原因有两方面:FIFO和插 值 滤波器。FIFO产生最多一个数据时钟周期的延迟差异。插 值滤波器产生的最大差异为: 因此,不开启AD9122同步功能时的最大延迟差异为: 例如,假设数据时钟速率f DATA = 300 MHz,系统采用4倍插 值,则多个AD9122器件的DAC输出之间的最大延迟差异 或最大偏斜为(2 − ¼) × 3.3 ns = 5.8 ns。 根据上述计算,设计时的第一个问题是DAC是否需要同 步。为使多个DAC同步,需要进行额外的设计工作并且开 启AD9122的同步状态机,从而增加设计的复杂度(详见“同 步的系统设计考虑”部分)。强烈建议用户首先定义同步要 求并指定时序预算,然后决定是否需要实现同步。如果最 大DAC延迟差异在预算范围内,则不需要实现同步。否 则,需要开启同步状态机以减小延迟差异。 AN-1093 应用笔记 One Technology Way P.O. Box 9106 Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 Fax: 781.461.3113 www.analog.com 多个AD9122 TxDAC+转换器的同步 作者:Yi Zhang 简介 滤波器。FIFO产生最多一个数据时钟周期的延迟差异。插 AD9122 是一款双通道、 16 位、高动态范围数模转换器 值滤波器产生的最大差异为: (DAC),提供1230 MSPS采样速率。在某些应用中,例如需 要波束导引的应用,用户必须同步系统中的多个 DAC。 AD9122具有多芯片同步功能,多个AD9122器件的DAC输 出可以在一个 DAC时钟周期内同步。 AD9122有两种同步 因此,不开启AD9122同步功能时的最大延迟差异为……
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
PARTNER CONTENT
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书