一些关于微电子方面的笔试题 亚稳态 Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上 升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时 间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打 入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如 果hold time不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时 钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DF F将不能正确地采样到数据，将会出现亚稳态(metastability)的情况。如果数据信号在 时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间 裕量和保持时间裕量。 　 在数字集成电路中，触发器要满足setup/hold的时间要求。当一个信号被寄存器锁存时 ，如果信号和时钟之间不满足这个要求，Q端的值是不确定的，并且在未知的时刻会固定 到高电平或低电平。这个过程称为亚稳态（Metastability）。 一些关于微电子方面的笔试题（zz) 1.FPGA和ASIC的概念，他们的区别。（未知） 答案：FPGA是可编程ASIC。 ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。……