全部
  • 全部
  • 标题
  • 简介
  • TAG
UVM sans UVM,一种自动执行 UVM 验证平台编写的方法
资料介绍

本文提供了一种简单的解决方案:一个框架或代码生成的模板系统,作为没 有任何 UVM 背景的验证团队采用 SystemVerilog UVM 的第一步。这些框架、代码生成器和模板可让先前验证工作的 UVM 经验更好地发挥作用。

此外,要用生成的代码取得成功,不需要一开始就了解所有细节。随着时间的推移和团队 UVM 验证经验的增长,框架、生成器和模板也会随之发展。

查看完整文档,请立即下载
  • 可能感兴趣
X
广告