设计团队在处理 ASIC 或 FPGA 项目时，通常首先使用 MATLAB® 进行算法探索，以便在高层次抽象中证明功能模块的数学行为。作为一种高级编程语言，MATLAB 不支持硬件架构建模，因此许多团队使用 Simulink 环境来对完整设计执行基于模型的多域仿真。通过将 Catapult High-Level Synthesis (HLS) 与更好的工作流程相结合，可以简化这一过程。