tag 标签: 阻抗

相关帖子
相关博文
  • 热度 12
    2019-1-3 14:03
    4598 次阅读|
    2 个评论
    阐述电容器的阻抗大小|Z|和等价串联电阻(ESR)的频率特性。 通过了解电容器的频率特性,可对诸如电源线消除噪音能力和抑制电压波动能力进行判断,可以说是设计电路时不可或缺的重要参数。此处对频率特性中的阻抗大小|Z|和ESR进行说明。 1.电容器的频率特性 如假设角频率为ω,电容器的静电容量为C,则理想状态下电容器(图1)的阻抗Z可用公式(1)表示。 图1.理想电容器 由公式(1)可看出,阻抗大小|Z|如图2所示,与频率呈反比趋势減少。由于理想电容器中无损耗,故等价串联电阻(ESR)为零。 图2.理想电容器的频率特性 但实际电容器(图3)中除有容量成分C外,还有因电介质或电极损耗产生的电阻(ESR)及电极或导线产生的寄生电感(ESL)。因此,|Z|的频率特性如图4所示呈V字型(部分电容器可能会变为U字型)曲线,ESR也显示出与损耗值相应的频率特性。 图3.实际电容器 图4.实际电容器的|Z|/ESR频率特性(例) |Z|和ESR变为图4曲线的原因如下。 低频率范围 : 低频率范围的|Z|与理想电容器相同,都与频率呈反比趋势减少。ESR值也显示出与电介质分极延迟产生的介质损耗相应的特性。 共振点附近 : 频率升高,则|Z|将受寄生电感或电极的比电阻等产生的ESR影响,偏离理想电容器(红色虚线),显示最小值。|Z|为最小值时的频率称为自振频率,此时|Z|=ESR。若大于自振频率,则元件特性由电容器转变为电感,|Z|转而增加。低于自振频率的范围称作容性领域,反之则称作感性领域。 ESR除了受介电损耗的影响,还受电极自身抵抗行程的损耗影响。 高频范围 : 共振点以上的高频率范围中的|Z|的特性由寄生电感(L)决定。高频范围的|Z|可由公式(2)近似得出,与频率成正比趋势增加。 ESR逐渐表现出电极趋肤效应及接近效应的影响。 以上为实际电容器的频率特性。重要的是,频率越高,就越不能忽视寄生成分ESR或ESL的影响。随着电容器在高频领域的应用越来越多,ESR和ESL与静电容量值一样,成为表示电容器性能的重要参数。 2.各种电容器的频率特性 以上就电容器寄生成分ESR、ESL对频率特性的巨大影响进行了说明。电容器种类不同,则寄生成分也会有所不同。接下来对不同种类电容器频率特性的区别进行说明。 图5表示静电容量10uF各种电容器的|Z|及ESR的频率特性。除薄膜电容器以外,全是SMD型电容器。 图5.各种电容器的|Z|/ESR频率特性 图5所示电容器的静电容量值均为10uF,因此频率不足1kHz的容量范围|Z|均为同等值。但1kHz以上时,铝电解电容器或钽电解电容器的|Z|比多层陶瓷电容器或薄膜电容器大,这是因为铝电解电容器或钽电解电容器的电解质材料的比电阻升高,导致ESR增大。薄膜电容器或多层陶瓷电容器的电极中使用了金属材料,因此ESR很低。 多层陶瓷电容器和引脚型薄膜电容器在共振点附近的特性基本相同,但多层陶瓷电容器的自振频率高,感应范围的|Z|则较低。这是由于引脚型薄膜电容器中只有引脚线部分的电感增大了。 由以上结果可以得出,SMD型的多层陶瓷电容器在较宽的频率范围内阻抗都很低,也最适于高频用途。 3.多层陶瓷电容器的频率特性 多层陶瓷电容器可按原材料及形状分为很多种类。下面就这些因素对频率特性的影响进行说明。 (1)关于ESR 处于容性领域的ESR由电介质材料产生的介质损耗决定。Class2(种类2)中的高介质率材料因使用强电介质,故有ESR增大的倾向。Class1(种类1)的温度补偿材料因使用一般电介质,因此介质损耗非常小,ESR数值也很小。 共振点附近到感性领域的高频领域中的ESR除受电极材料的比电阻率、电极形状(厚度、长度、宽度)、叠层数影响外,还受趋肤效应或接近效应的影响。电极材料多使用Ni,但低损耗型电容器中,有时也会选用比电阻率低的Cu作为电极材料。 (2)关于ESL 多层陶瓷电容器的ESL极易受内部电极结构影响。设内部电极大小的长度为l、宽度为w、厚为d时,根据F.W.Grover,电极电感ESL可用公式(3)表示。 由此公式可得知,电容器的电极越短,越宽,越厚,则ESL越小。 图6表示各尺寸多层陶瓷电容器的额定容量与自振频率的关系。相同容量,尺寸越小,自振频率越高,则ESL越小。由此,可以说长度l较短的小型电容器适用于高频领域。 图6.各尺寸额定容量值与自振频率的关系 转自 村田官网
  • 热度 4
    2018-3-10 17:09
    3847 次阅读|
    0 个评论
    信号完整性基础-反射是如何产生的?续
    好吧,春节过完,博客接着更新了。。。。 给大伙拜个晚年:祝大家新年快乐,步步为营,分别在不同的地方看到了两组图片挺有意思的,拿出来,分享博大家一乐。 每逢春节胖三斤 扯远了。。。重回正题,更新信号完整性方面的基础,年前手头的项目耽搁了。 有小伙伴看完之前的文章说,不够深入浅出,想了想,再写一篇,力图简单易懂的说明白反射是如何形成的。 要说明白反射,需要涉及前文提到过阻抗及匹配的概念,形象来说,如下图,如同拼图游戏一般,红色方块太大,或者太小都放不进空格中,会产生信号完整性问题;只有匹配上,才能正好放进去,没有反射。 具体的,前文说到了特性阻抗,我们熟知实际电路中最大功率传输定理是关于负载与电源相匹配时,负载能获得最大的功率。迁移到高速电路中,其表现是: 激励电路特性与传输线特性极大地影响了从一个装置传送到另一个装置信号的完整性。 具体来说,在高速电路中要想把信号能量从源端全部有效的传送到负载端,必须使传输线特征阻抗与信号的源端阻抗和负载阻抗匹配,否则信号会发生反射,导致信号波形的畸变等一系列问题。 之前,还有在网上读到其他大牛写的文章,对阻抗及反射的关系写得很形象易懂,大概是说,将电流类比于水流,而将水位的高度看作为电压,这跟我们初高中接触的物理知识是一致的。水流的速度看作是信号的频率,假设,河道中水的宽度为阻抗,那么河道宽阻抗必然越小,这应该很好理解,我们的走线也是一样, 走线越宽,阻抗越小 。 所以,对于河道,如果水流突然流进了窄道,水道变窄,那么阻抗会增大。这个时候,如果水流速度很快,也就是信号频率很高,那么试想是不是会溅起水花,如下图,这就是反射。而如果,河道由宽到窄,那么小沟中水位想想肯定是会抬高的(去过苏杭的运河游船的应该是很清楚这一点),说明这就产生了正反射,电压变高了。 反之,如果由河道进入了大江,江明显更宽,那么此时阻抗会变小,同时水位也会变低,此时就会产生负阻抗啦,叠加后电压就低了。 通过上面的类比,我们再看下面的就很 easy 了。 反射就是在传输线上的回波。信号功率 ( 电压和电流 ) 的一部分传输到线上并达到负载处,但是有一部分被反射了,如下图所示。源端与负载端阻抗不匹配会引起线上反射,负载将一部分电压反射回源端。如果负载阻抗小于源阻抗,反射电压为负,反之,如果负载阻抗大于源阻抗,反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。 好吧,形成的原因,大概就到此,感兴趣推导的公式的伙伴们可以推到一个3-5次反射的情况,理解就更深入了。
  • 热度 1
    2015-6-8 14:25
    215 次阅读|
    0 个评论
      电 子元器件分为功能器件和保护器件,顾名思义,功能器件主要就是支持程序正常运行的各类精密电子元器件,而保护器件就是指能够在电路异常时起到保护电路及精 密电子元器件的防护性器件。硕凯电子是专业的电子保护保护器件研发、生产商,拥有十年以上的行业经验,自家生产的电子保护器件根据作用的不同分为防雷/过压/过流/防静电等防护器件。其中玻璃放电管既属于防雷器件又属于过压器件,究竟玻璃放电管的作用是什么呢?广东玻璃放电管选型又是怎样的呢?且听硕凯电子专业FAE工程师怎么说。 玻璃放电管的作用: 玻璃放电管由封装在充满惰性气体的玻璃管中相隔一定距离的两个电极组成。其电气性能基本上取决于气体种类、气体压力以及电极距离,中间所充的气体主要是氖或氩, 并保持一定压力,电极表面涂以发射剂以减少电子发射能。这些措施使得动作电压可以调整(一般是200伏到几千伏),而且可以保持在一个确定的误差范围内。当其两端电压低于放电电压时,气体放电管是一个绝缘体(电阻Rohm100M?)。当其两端电压升高到大于放电电压时,产生弧光放电,气体电离放电后由高阻抗转为低阻抗, 使其两端电压迅速降低。玻璃放电管受到瞬态高能量冲击时,它能以10^-9秒量级的速度,将其两极间的高阻抗变为低阻抗,通过高达千安量级的浪涌电流 广东玻璃放电管选型: ①玻璃放电管既可以用作电源电路的保护,也可以用作信号电路的保护;既可以用作共模保护,也可以用作差模保护。但只能用在浪涌电流不大于3kA 的地方。    ②直流击穿电压VS的选择:直流击穿电压VS的最小值应大于可能出现的最高电源峰值电压或最高信号电压的1.2倍以上。    ③在有可能出现续流的地方(如电源电路)使用时,必须串联限流电阻或自恢复保险丝,防止玻璃放电管击穿后长时间导通而损坏。【更多电子保护器件的作用及选型技巧可关注硕凯电子官方微博、微信:socay2004,或者访问硕凯电子直接在线咨询】
  • 热度 1
    2015-3-18 14:29
    243 次阅读|
    0 个评论
    现代电子技术的高速发展,带来的负效应之一就是其抗雷击浪涌能力的降低。以大规模集成电路为核心组件的测量、监控、保护、通信、计算机网络等先进电子设备广泛运用于电力、航空、国防、通信、广电、金融、交通、石化、医疗以及其它现代生活的各个领域,以大型 CMOS 集成元件组成的这些电子设备普遍存在着对暂态过电压、过电流耐受能力较弱的缺点,暂态过电压不仅会造成电子设备产生误操作,也会造成更大的直接经济损失和广泛的社会影响。因此,清楚雷击过电压的产生和防雷器件的选型是设计防雷防护方案的重点。下面是 硕凯电子 要分享给大家的是雷击过电压的产生和防雷器件的选型要点,希望能够帮助到各位。 通常所说的雷击过电压是指“感应雷电压”。当雷击对地面某一点放电时,通常是在它周围方圆 1.5km 范围内的导线,导体中,都会有一定幅度值的瞬态电压产生,产生这种冲击电压的主要机理如下: ①雷云对附近地面的物体放电,或在附近云层中放电,产生的电磁场,会在供电系统的线路导体中产生感应电压; ② 附近云 - 地之间放电产生的入地电流,耦合到接地网的公共接地阻抗上,在接地网的长度和宽度方向上产生电压差; ③ 若雷击时,变压器一次侧的间隙性避雷器动作,一次侧电压快速跌落,这种快速跌落通过变压器的电容耦合,传送到二次侧,迭加在通过正常变压器耦合的电压上,形成二次侧冲击电压; ④雷电直接击中高压一次侧线路,向一次侧线路注入极大的电源。这种大电流流过接地电阻或一次侧导体的冲击阻抗,都会产生高电压。一次侧的这种高电压又可通过电容耦合,和正常的变压器耦合,在低压交流电源线路中出现; ⑤雷电直击中二次侧线路,这意味着极大的电流和这种电流所产生的极高电压,他们远远超过设备本身和接在二次侧线路中的保护器件的承受能力。 防雷 / 过压器件 的选型要点: ( 1 ) 能承受一定的冲击能量,尤其是在于其强大的雷电流作用下也不致损坏; ( 2 ) 能迅速的抑制瞬间过电压,且其残压应低于设备的安全值; ( 3 ) 对过电压的影响速度要快。在正常状态时是高阻抗。且从高(低)阻抗状态转到低(高)阻抗状态的时间极短; ( 4 ) 元件本身有高的可靠性和稳定性,受多次冲击而性能不变。【更多防雷 / 过压器件的选型要点可关注硕凯电子官方微博、微信: socay2004 ,或者直接访问硕凯电子官网】  
  • 2015-2-28 14:17
    196 次阅读|
    0 个评论
             近来有不少客户咨询到硕凯电子,问玻璃放电管是否能够取代 陶瓷放电管 作为主要的防雷器件。在这里硕凯电子要说的是,在不确定工作电压、电流以及防护等级的情况下,我们不能贸然说可以或者是不可以。电子保护器件的选型是根据客户的工作电压、产品、应用端口和防护等级来确定的,这样才能够起到最佳的电路保护作用。在这里硕凯电子为大家讲解玻璃放电管的特性参数以及工作原理,希望能够帮助到有方案整改需求的客户和工程师们。          玻璃放电管(强效放电管、防雷管)是 20 世纪末新推出的防雷器件,它兼有陶瓷气体放电管和 半导体放电管 的优点:绝缘电阻高(≥ 108 Ω)、极间电容小(≤ 0.8pF )、放电电流较大(最大达 3kA )、双向对称性、反应速度快(不存在冲击击穿的滞后现象)、性能稳定可靠、导通后电压较低,此外还有直流击穿电压高(最高达 5000V )、体积小、寿命长等优点。其缺点是直流击穿电压分散性较大(± 20% )。按它的 8/20 μ s 波脉冲放电电流 IPP 的大小分为 SCC(3kA) 、 SCB(1kA) 、 SCA(500A) 三个系列。 玻璃放电管的主要特性参数 ①直流击穿电压 ②通流量 ③电容值 ④绝缘电阻 ⑤浪涌寿命 玻璃放电管的工作原理          玻璃放电管由封装在充满惰性气体的玻璃管中相隔一定距离的两个电极组成。其电气性能基本上取决于气体种类、气体压力以及电极距离,中间所充的气体主要是氖或氩 , 并保持一定压力 , 电极表面涂以发射剂以减少电子发射能。这些措施使得动作电压可以调整 ( 一般是 200 伏到几千伏 ) ,而且可以保持在一个确定的误差范围内。当其两端电压低于放电电压时,气体放电管是一个绝缘体 ( 电阻 Rohm100M Ω ) 。当其两端电压升高到大于放电电压时,产生弧光放电,气体电离放电后由高阻抗转为低阻抗 , 使其两端电压迅速降低。 玻璃放电管 受到瞬态高能量冲击时,它能以 10-9 秒量级的速度,将其两极间的高阻抗变为低阻抗,通过高达千安量级的浪涌电流。【更多玻璃放电管的相关信息请关注硕凯电子的官网微信 :socay2004 ,或者直接访问硕凯电子官网】
相关资源
  • 所需E币: 0
    时间: 2020-9-26 02:34
    大小: 322.53KB
    上传者: LGWU1995
    如何用阻抗描述信号完整性
  • 所需E币: 0
    时间: 2020-9-26 02:48
    大小: 1.06MB
    上传者: LGWU1995
    射频变压器阻抗不是常用50欧姆,该怎样高精度测试?
  • 所需E币: 0
    时间: 2020-9-8 18:33
    大小: 1.66MB
    上传者: stanleylo2001
    串并联阻抗等效互换与回路抽头时的阻抗变换
  • 所需E币: 0
    时间: 2020-9-8 18:54
    大小: 2.45MB
    上传者: Goodluck2020
    定律的相量形式和阻抗导纳
  • 所需E币: 0
    时间: 2020-9-8 19:03
    大小: 141.79KB
    上传者: Goodluck2020
    电路分析之阻抗的串并联
  • 所需E币: 0
    时间: 2020-9-3 00:49
    大小: 2.95MB
    上传者: kaidi2003
    根据S参数计算时域阻抗曲线挑战与方法.pdf
  • 所需E币: 2
    时间: 2020-8-21 17:23
    大小: 139.51KB
    上传者: Argent
    本人从事电子行业多年,由电子硬件开发到软件设计,从工业控制到智能物联,收集了不少单片机产品的开发资料,希望通过这个平台,能够帮助到更多志同道合的网友,资料不在于多而在于精,有需要的老铁们可以下载下来参考参考。
  • 所需E币: 0
    时间: 2020-8-4 17:13
    大小: 33.21KB
    上传者: kaidi2003
    一文看懂喇叭阻抗4欧8欧区别.docx
  • 所需E币: 0
    时间: 2020-6-29 17:39
    大小: 204.81KB
    上传者: Argent
    号外号外!有兴趣学习硬件画PCB板的网友吗?硬件设计工程师必学的课程,常见的画板工具有AltiumDesigner,protel99,pads,orcad,allegro,EasyEDA等,此次分享的主题是使用AltiumDesigner设计你的硬件电路,万丈高楼平地起,硬件的积累至关重要。花钱收藏的AltiumDesigner资料难道不香吗?下载资料学习学习吧,希望能帮助到你。
  • 所需E币: 0
    时间: 2020-6-29 18:54
    大小: 114.27KB
    上传者: kaidi2003
    一文看懂喇叭阻抗4欧8欧区别.pdf
  • 所需E币: 1
    时间: 2020-5-29 23:02
    大小: 17.39KB
    上传者: 星空下的屋顶
    对电路中高输入阻抗和低输出阻抗的个人理解.docx
  • 所需E币: 3
    时间: 2019-12-28 21:13
    大小: 186.79KB
    上传者: rdg1993
    该文章主要介绍阻抗匹配技术以及应用,。电子……
  • 所需E币: 4
    时间: 2019-12-25 12:36
    大小: 208.29KB
    上传者: rdg1993
    介绍嵌入式设备中DDR总线的基本结构,针对这种总线结构和系统设计的要求,提出DDR布线设计的关键问题;围绕这些关键问题分别进行分析,并得出通用的DDR布线设计的规则,为所有带有DDR总线的嵌入式硬件设计提供重要参考.……
  • 所需E币: 4
    时间: 2019-12-25 12:15
    大小: 262.84KB
    上传者: wsu_w_hotmail.com
    正弦交流稳态电路的分析第15讲正弦交流稳态电路的分析1用相量法分析正弦交流稳态电路2阻抗和导纳的概念重点难点:相量图3例子1用相量法分析正弦交流稳态电路i+uR……
  • 所需E币: 4
    时间: 2020-1-4 11:54
    大小: 756.71KB
    上传者: 二不过三
    人们撰写了大量文章来阐述如何端接PCB走线特性阻抗以避免信号反射。但是,妥善运用传输线路技术的时机尚未说清楚。下面总结了针对逻辑信号的一条成熟的适用性指导方针。当PCB走线单向传播延时等于或大于施加信号上升/下降时间(以最快边沿为准)时端接传输线路特性阻抗。MT-094指南微带线和带状线设计简介人们撰写了大量文章来阐述如何端接PCB走线特性阻抗以避免信号反射。但是,妥善运用传输线路技术的时机尚未说清楚。下面总结了针对逻辑信号的一条成熟的适用性指导方针。当PCB走线单向传播延时等于或大于施加信号上升/下降时间(以最快边沿为准)时端接传输线路特性阻抗。例如,在Er=4.0介电质上2英寸微带线的延时约270ps。严格贯彻上述规则,只要信号上升时间不到~500ps,端接是适当的。更保守的规则是使用2英寸(PCB走线长度)/纳秒(上升/下降时间)规则。如果信号走线超过此走线长度/速度准则,则应使用端接。例如,如果高速逻辑上升/下降时间为5ns,PCB走线等于或大于10英寸(其中测量长度包括曲折线),就应端接其特性阻抗。在模拟域内,必须注意,运算放大器和其他电路也应同样适用这条2英寸/纳秒指导方针,以确定是否需要传输线路技术。例如,如果放大器必须输出最大频率fmax,则等效上升时间tr和这个fmax相关。这个限制上升时间tr可计算如下:tr=0.35/fmax等式1然后将tr乘以2英寸/纳秒来计算最大PCB走线长度。例如,最大频率100MHz对应于3.5ns的上升时间,所以载送此信号的7英寸或以上走线应视为传……
  • 所需E币: 3
    时间: 2019-12-24 22:53
    大小: 145.13KB
    上传者: 2iot
    摘要:本应用笔记对数/模转换器(DAC)和数字电位进行了对比,传统的数字电位器用于替代机械电位器。随着分辨率的提高和功能的增多,数字电位器也可用来取代一些传统的DAC应用。另外,传统的DAC与数字电位器相比尺寸较大,价格较高。然而,随着DAC价格的降低、封装尺寸的减小,DAC也可用来取代数字电位器的使用。DAC与数字电位器:在我的应用中选择哪种合适?Jul31,2007摘要:本应用笔记对数/模转换器(DAC)和数字电位进行了对比,传统的数字电位器用于替代机械电位器。随着分辨率的提高和功能的增多,数字电位器也可用来取代一些传统的DAC应用。另外,传统的DAC与数字电位器相比尺寸较大,价格较高。然而,随着DAC价格的降低、封装尺寸的减小,DAC也可用来取代数字电位器的使用。概述利用数字输入控制微调模拟输出有两种选择:数字电位器(pot)和数/模转换器(DAC),两者均采用数字输入控制模拟输出。通过数字电位器可以调整模拟电压;通过DAC既可以调整电流、也可以调整电压。电位器有三个模拟连接端:高端、抽头端(或模拟输出)和低端(见图1a)。DAC具有队应的三个端点:高端对应于正基准电压,抽头端对应于DAC输出,低端则可能对应于接地端或负基准电压端(见图1b)。图1.DAC通常包含一个输出缓冲器,数字电位器则不然。传统的数字电位器用于替代简单的机械式电位器(详细信息请参考应用笔记3417:用数字电位器替代机械电位器。随着数字电位器分辨率的提高,功能的增多,一些传统的DAC应用也开始由数字电位器替代。DAC和数字电位器存在一些明显区别,最明显的差异是DAC通常包括一个输出放大器/缓冲器,而数字电位器却没有。大部分数字电位器需要借助外部缓冲器驱动低阻负载。有些应用中,用户可以轻易地在DAC和数字电位器之间做出选择;而有些应用中两者都能满足需求。本文对DAC和数字电位器进行了比较,便于用户做出最恰当的选择。DAC的基本特点和优势DAC通常采用电阻串结构或R-2R阶梯架构,使用电阻串时,DAC输入控制着一组开关,这些开关通过匹配的一系列电阻对基准电压分压。对于DACR-2R……
  • 所需E币: 4
    时间: 2020-1-9 14:13
    大小: 248.99KB
    上传者: 2iot
    polarcits25软件完整破解版,PCB阻抗試算CITS25(完整破解版)……
  • 所需E币: 5
    时间: 2020-1-9 14:25
    大小: 1.2MB
    上传者: 微风DS
    基於TDR規範的阻抗、差分阻抗測試基於TDR……
  • 所需E币: 4
    时间: 2020-1-9 14:26
    大小: 438.43KB
    上传者: quw431979_163.com
    特性阻抗資訊,特性阻抗資訊……
  • 所需E币: 5
    时间: 2020-1-9 14:26
    大小: 1.5MB
    上传者: quw431979_163.com
    基於TDR規範的阻抗、差分阻抗測試方法及應用基于TDR规范的阻抗、差分阻抗测试方法及应用TektronixEVDC:孙灯亮deng.liang.sun@tektronix.comTEL:13311666265内容概要4数字系统设计人员正面临着越来越快的信号速度,控制传输线特性阻抗正变得日益重要。4测试PCB、Cable、Connector等传输线特性阻抗的最常用方法是TDR方法。本研讨会基于TDR规范,介绍:0TDR原理0阻抗、差分阻抗测试方法0精确测量的校准方法0TDR与应用软件的结合0TDR的典型应用4学习了本课程应该能够正确应用TDR的方法去测试分析传输线的阻抗、差分阻抗。结合信号完整性理论,深入一步能够测试分析互连的性能,从而能够帮助我们在实际中发现和解决信号完整性问题。阻抗和信号完整性问题4计算机、通信系统、视频系统和网络系统等领域的数字系统开发人员正面临着越来越快的时钟频率和数据速率,随之,信号完整性变得越来越重要。在当前的高工作速率下,影响信号上升时间、脉宽、时序、抖动或噪声内容的任何事物都会影响整个系统的性能和可靠性。为保证信号完整性,必须了解和控制信号经过的传输环境的阻抗。阻抗不匹配和不连续会导致反射,增加系统噪声和抖动,在整体上降低信号的质量。4阻抗控制是当前许多数字系统、元器件规范的一部分,如USB2.0,Firewire(IEEE1394),PCIExpress,Infiniband,SerialATA,XAUI等规范。业内已经普遍使用仿真工具设计高速电路,仿真加快了设计周期,最大限度地减少了错误数量。但是仿真之后,必须进行工程验证来检验仿真设计,这其中就包括阻抗测量。IPC规范了阻抗、差分阻抗的测试方法4测试PCB、Cable、Connector等互连环……
广告