原创 TCL/TK Script打包发布

2012-12-3 12:58 4952 12 15 分类: FPGA/CPLD 文集: TCL/TK

         Visual Tcl Binary 是Tristan为可视化开发工具 Visual Tcl 写的几个重要扩展插件,并改进了部分代码之后打包而成的。使用这个工具可以来打包你的Tcl/Tk程序,发布为一个单独的可执行文件,里面包括大部分平时编程所需要的 Tcl/Tk 扩展。


       打包主要分两步(前提是先获得Vtcl-bin工具):


       1)、使用Vtcl-bin开发Tcl Script,然后选择 File->Save as With Binary...


       2)、输入命令 make 就可以重新发布包含你自定义扩展的单独可执行文件


需要说明一下几点:


a、上述第一步我目前无法打包之前写好的Tcl Script,必须在Vtcl-bin中重新改写后才能打包。这个不知道是Vtcl-bin本身的限制还是我使用方法不对。


b、上述第二步的make命令是指执行第一步的“Save as”以后在工程目录下会生成两个bat文件:make_tcl.bat和make_tbc.bat,所谓输入命令,在window下直接执行make_tcl.bat文件就可以了。


c、关于打包后exe文件太大的问题,作者在说明有写道:“当然你还可以自行添加与删除不需要的扩展以减小发布程序的大小,只需到该 demo.tcl 的相同目录下寻找自动生成的 ./demo.vfs/lib/ 目录,向其中添加或删除就扩展可以了”。也就是说可以将lib目录下未用到的部件删除即可减小发布程序的大小,有个问题是lib下部件众多,有时候不太容易知道自己用到了那些部件,所以在开发的时候需要注意这个问题;另外就是把所有未用到的部件从lib拿去,打包的exe文件还是有1Mb多,这个比Tcl Script十几K甚至几K的容量大多了,呵呵!


 


把生成倒数mif工具打包以后发现exe文件有1.93Mb:


点击看大图

tcl
PARTNER CONTENT

文章评论3条评论)

登录后参与讨论

用户146631 2009-9-10 19:29

好的知道了谢谢!!

coyoo 2009-9-10 17:37

文本的读我暂时没有试过,不过我这个例子里提供了一个菜单save或者save as可以将文本中的内容存储成各种文件格式。 至于文本的写,就是“显示”,等于TCL中在命令行下使用puts命令一样。具体实现: .t insert end "" 双引号中即为你要写入text中的内容。

用户146631 2009-9-10 13:23

你好,我最近刚开始学习VTCL,在使用TEXT构件的时候发现无法给TEXT中写入字符,也没办法吧TEXT中的字符读取到别的变量,请问你这个小程序中间字符显示是用的TEXT吗?怎么实现的写字符和读字符,谢谢!!
相关推荐阅读
coyoo 2024-12-25 14:13
ALTERA Cyclone 10器件的使用-8:特定的上电顺序
概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序,这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案,并合理控制完整的供电上电顺序。经过在Cyclone 1...
coyoo 2024-12-22 11:46
AD9218子板在新处理板上表现的问题
概述 新的数据处理板融合了数字和数据处理功能模块,计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用,所以初次设计时预留了AD9218的子板的插槽。 在调试AD9633功能的同时并...
coyoo 2024-12-14 17:15
在Cyclone 10 GX器件上实现高精度TDC探索
概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似,所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是,现实...
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
EE直播间
更多
我要评论
3
12
关闭 站长推荐上一条 /3 下一条