原创 总结一下近10年混饭于半导体电路行业的些许感受12

再来说说做数字后端版图的大概情况

Job Description:
·         Interface with IC Design/Verification team (timing and power constraints definition)
·         Writing, running, optimization of logic and physical synthesis scripts
·         In-depth knowledge of STA.  Ablility to handle timing analysis for multiple modes and corners
·         Physical design Floor planning, place & route, clock tree synthesis, routing cleanup
·         Power IR & EM analysis
·         Parasitic extraction/SPEF/SDF generation
·         Physical Verification (DRC, ERC, LVS, ANTENNA)
·         Deep understanding of DSM effects (sub 65 nm experience preferred)
 
 
Requirements:
·         Masters/Bachelor’s Degree in Electrical/Electronics Engineering or in related field
·         Tool skills:
·         Synopsys Design Compiler
·         PERL, TCL languages
·         Prime Time and constraint creation/modification
·         IR analysis tool such as PrimeRail, Redhawk
·         Synopsys ICC experience preferred
·         Calibre
·         Ability to speak and write English is a must, CET 6
·         Self-motivated team player and able to work with minimum supervision
·         Minimum 3 years of physical design and timing closure experience
·         Willingness to take overseas business trip

以上是一个数字版图工程师的基本要求，现在大芯片后端综合基本都用ICC，也有用SOC encounter的,版图严重基本都是Calibre 这个工作除了要求熟练使用工具，掌握底层电路原理外，读懂工艺文件，很需要一些耐心与细致的性格，因为一般自动生成的版图未必能满足所有时序要求，而且会有一些drc错误，有时为了特殊目的也会做一些eco，这个就需要手工对版图进行一些编辑。面对满眼的连线，要逐一修改切保证没有失误，是对体力与脑力的双重考验。对这个工作岗位的要求其实也蛮高，不过由于其中一些杂活很耗费体力，所以一般公司也会找新人帮忙做后端的打杂工，然后逐渐学习成长。由于此类工具license基本是整个ic设计环节中最贵的，所以能有机会做后端综合的人不太多，当然开的工资相对于逻辑设计也就属于比较高的，这就相对于飞行员的工资比卡车司机高一样。

当然一般做后端设计的除了某些公司招聘的应届生逐渐上手的，还有一些是做手工版图的后来转行干这个，因为这个职位相对于全手工画图，工作量还是小一些的，而且听上去更高级一点。一旦开始做这个东西，基本就没有什么其他相关职位可以转行去干了，做资深工程师是唯一选择。