原创 发表第一个作品

1、指标：                                                       基带设计框图

AD:AD9626BCPZ-250（250M采样速率）

DA：AD9744ARU（210M更新速率）

FPGA：XC5VSX50T-1FFG665I

PROM：XCF32P

NOR FLASH：SST39VF400A

千兆网：88E1111

音频接口：TLV320AIC23PW

键盘接口（4*4矩阵键盘）

液晶接口（迪文串口液晶）

2、板子照片

                                       板子照片（手工焊接，比较难看，哈哈）

3、绘图工具（PROTEL99SE）

四天完成，板子布的比较粗糙，但是还是注意了高速线的处理，一版OK，庆幸中！！！

4、硬件调试

     板子焊好好，加电电源一切正常，FPGA顺利找到JTAG链，下载了测试程序试了串行，并行等加载方式全都OK。接下来就是编写硬件驱动测试各个单元了。

（1）时钟UDC测试：看到AD9552的LOCK灯亮了，心中暗自窃喜，用示波器一测，果然250M的时钟稳定的输出了，时钟抖动在可以忍受的范围内。

（2）AD9626的测试：用示波器看到AD的DCO+和DCO-都已经有稳定的125M时钟输出，在随意测了几根数据线波形都很好，赶紧将测试程序下了，用CHIPSCOPE一抓，波形很完美啊，呵呵，又采用FPGA给AD时钟进行测试，也是OK，只是FPGA时钟抖动确实大一点，但采用PLL+DCM（V5强大之处）有较大的改善

（3）AD9744的测试：这个DA用过很多次，很有把握，果然下了程序以后10.7M的正弦波稳定的输出了

（4）AIC23的测试：这个是第一次用FPGA配置，没想到一把成功了，很不错，学习了I2S的FPGA编写

（5）千兆网的测试：虽然没有遇到什么问题，但是速率确不尽人意，UDP的速率只有300M,TCP/IP更低，采用的是LWIP协议栈,由于项目要求UDP的传输速率较高，下一步只有采用硬件写UDP协议了，好在UDP打包解包不太复杂应该可以完成。

（6）液晶键盘都很简单，测试都很顺利（采用EDK）

5、结束语

   到此，硬件全部测试完毕，一版OK还是比较满意，项目时间太紧，从设计到画图到制版到焊接到硬件调试完毕只有短短的十五天时间，还有二十天时间编写软件，天哪！今天没带相机，明天上传测试的所有波形。