原创 问题和疑惑

2007-5-25 21:36 2697 4 4 分类: FPGA/CPLD

昨天在指导本科生的EDA试验的时候遇见了一个很奇怪的问题。一直想了很久没有搞明白,本来打算问问导师,可是没有忙过来,打算自己再研究一下。如果还不知道结果,就去问问导师。


在做EDA的下载试验时,在一个试验箱上下载一个用VHDL语言编写的与非门,下载到MAX7000S系列中的7128L-84-15中时,实验箱却没有反映,以为是芯片坏了,但是用其他的方式测试的片子的输出又是正常的。但是却用原理图编辑的时候,一起工作又是正常的。简直是无语了,以为是他的VHDL程序写的有问题。所以认真检查他的程序,却没有错误。编译和仿真都是正常的。简直就没有办法。最后我想了一个其他的办法,验证他的程序是否有问题,我就将程序拷贝到另一台电脑上下载到另一个台试验箱。程序又是正常的。这下更是无语了。只好判断先前的那个试验箱有问题。但是有拿不出足够的理由。因为在先前的那个试验箱上,用原理图做又都可以实现,却用VHDL却是错误的。简直无语了!


所以了就有继续思考和向其他人请教了!


 

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

ash_riple_768180695 2007-6-3 13:34

有结论了吗?我的导师告诉我“没病不死人”。异常现象一定有正常的原因。
相关推荐阅读
用户1166740 2007-10-05 16:46
为什么51系列单片机常用11.0592MHz的晶振设计
答1: 因为它能够准确地划分成时钟频率,与UART(通用异步接收器/发送器)量常见的波特率相关。特别是较高的波特率(19600,19200),不管多么古怪的值,这些晶振都是准确,常被使用的。    答...
用户1166740 2007-08-04 11:13
嵌入式系统开发的三层境界
嵌入式系统开发的三层境界! 第一层的表现是热衷学习和使用新的技术,但都限于局部,比如新的 CPU、可编程技术、网络、有线无线、各种嵌入式操作系统、各种总线、甚至于新的存储器件等。应该说第一阶段对以后的...
用户1166740 2007-08-01 21:26
Altera FPGA、CPLD 学习笔记
1.硬件设计基本原则1)        速度与面积平衡和互换原则:一个设计如果时序余量较大,所能跑的频率远高于设计要求,能可以通过模块复用来减少整个设计消耗的芯片面积,这就是用速度优势换面积的节约;反...
用户1166740 2007-07-05 19:18
联合仿真并且使用ModelSim验证VHDL以及Verilog语言
Link for ModelSim@——联合仿真并且使用ModelSim验证VHDL以及Verilog语言Link for ModelSim@是一个把MATLAB/Simulink和针对FPGA 和A...
用户1166740 2007-07-05 18:53
DSP Builder系统设计工具
 DSP Builder是Altera推出的一个数字信号处理(DSP)开发工具,它在Quartus Ⅱ FPGA设计环境中集成了MathWorks的Matlab和Simulink DSP开发软件。Al...
用户1166740 2007-06-04 11:01
转帖----中国最昂贵的房价——大学生宿舍
转帖----中国最昂贵的房价——大学生宿舍一个朋友老是和我抱怨:现在真是住不起房子了,一平方米都是3000多。不要说买了,就是连租也租不起,这不我刚刚租了个房子都要我1500元每月。3000元的工资除...
我要评论
1
4
关闭 站长推荐上一条 /3 下一条