我想再次总结一下, 对于 GPIO 的 RMW 的 ISSUE: (1) 首先如本篇 blog 而言, 我们强调对于比如说 8-bit MCU 处理器世界中, 对 GPIO 操作会出现 RMW 现象. 并指明, 对于某些特别的如 MICROCHIP 的某种型号的 MCU, 会为了避免 RMW 现象, 而单独增加 register 来解决这个现象. (2) 当我们进入到 ARM7 世界中, 比如 NXP 的 LPC 系列为例, 我们应该注意到, RMW 现象应该已经消除(我的假设), 因为我们使用的 IOSET, IOCLR 寄存器都已经是针对 bit-level 的 single cycle 的指令, 这里就已经谈不上出现了这种"RMW的会读现象". 要提及的一点是并行IO处理应使用 IOPIN resigter. (3) 现在随着技术的发展, 我们进入了 cortex world, 谁说硬件的变化比软件慢, 所以硬件工程师不必很快更新学习知识? -- 随着 cortex M 的出现, 比如 Freescale 的 cortex m0+, 我们以 KL25Z 系列为例, 首先, single cycle 的bit-level 的操作特性仍然保留, 我们见到了类似的 PSOR 与 PCOR 寄存器, 其次同样的, 我们并行操作时, 应使用 FGPIO 对应的 registers. (4) 谈完 cortex M0 与 arm7 在 GPIO 操作上的共同点, 我们回到我们说的"bit manipulation engine", 这里并非是对 GPIO 的 single cycle mode 的详解, 而是我们发现, 在 cortex-M0 或者对应的 M3 的 bit-band 现象, 这是一种新特性. 其目的是对 bit 操作提供了一种拓展的, 装饰性的,或者在很多资料上翻译为"别名的" momery 映射带来的原子操作.

回复

allen_zhan_752827529 2013-5-26 12:09

随着工程项目经验的持续增加, 现在我们知道了时下最新的 cotex m0+ 的某类 MCU, 完全不存在 read-modify-write 现象, 因为对 IO 的操作已经进化为 single cycle mode, 如下解释: Bit manipulation engine reduces code size and cycles for bit oriented perations to peripheral registers eliminating traditional methods where the core would need to perform read-modify-write operations.

回复

用户1602177 2013-2-26 09:41

Allen确是细腻之人啊~~感谢分享！

回复

allen_zhan_752827529 2013-2-8 19:32

如果让我们再次非常尽兴地, 继续说下去, 关于 GPIO 的用法, 还有细节可以说: 比方说, 很多人都会提到, MICROCHIP MCU 为例, TRISD = 0b00000000; PORTD = 0x00; 会按照您的要求, 在掉电复位后, 执行上述两个语句后, 立即在 PORTD 上输出0 吗? 答案不是, 在两个语句之间, 比方说在 1M 的振荡频率下, 比方说 4us 的时间内, 输出值是不确定的. 因为在方向寄存器定义输出后, 我们不确定 PORTD 复位后的值, 是不是我们需要的输出值, 所以这里有短暂的随时错误输出的可能. 对于这种说法, 我们没法肯定, 因为这应该需要两个 register, 一个是 PORT, 一个是 LAT, 同时掉电复位为随机, 才能够解释. 所以, 可能的一个理解是, 是 DATA LATCH 在掉电复位后的锁存的输出值随机. 我不晓得这个理解对不对. 但是无论如何, 现在我们在 code 的时候, 会多了一个概念, 这就是掉电复位后, 当我们初始化 PIN 输出值的时候, 我们不得不注意到两条语句之间, 可能存在的短暂不确定输出异常. 这个异常存在的时间可能随着你的 MCU 的指令处理输出的速度而定. 在今天的 MCU 世界中, 我们知道应该是 1us 左右. 我们无论是把PORT/LAT 值在 TRISD 之前率先定义, 还是说, 我们根本就不在乎这 1us 的错误输出, 比如说对于驱动 LED 的点亮, 我们不在意 1us 的行为. 但是如果我们在做一些个与初始化脉冲相关的 interface 处理时, 为什么我们不在此留心会呢?

回复