原创 SOC芯片的封装设计与EMC

EMC问题目前解决还处于外围电路、PCB、以及结构屏蔽解决，其实EMC问题本身还与芯片内部的设计互连布线有关。下面这个问题就是一例：

>我在做一SOC芯片的封装设计，封装形式是PBGA，面向的PCB有四层：
>signal-ground-power-signal。
>
>在进行封装直球排布时我遇到一个问题：通常为了给信号有好的电流回流通路，减轻
>power/ground bounce，会在高速信号区域中按一定比例方式插入power/ground直球。
>我参考过intel的一些北桥或是memory control hub的封装直球分布实例，在DDR信号
>（高速信号）区域有的实例插入了power和ground直球，有的实例只插入了ground直
>球。在我看来因为DDR信号接口采用SSTL_2规范，使用的是CMOS输出电路，应该power和
>ground bounce都存在的，需要在DDR区域插入等比例的power和ground直球。所以对于
>只插入了ground直球的实例我不是很理解。
>
>我查了一些资料，有一篇文章这么说:
>
>most return current for a transmission line travels on the nearest reference
>plane regardless of the direction of current on the trace. It matters not
>whether the signal transitions from high-to-low or low-to-high, the return
>current travels on the nearest reference plane.
>
>按照文章的意思，似乎噪声电流不在乎通过power plane或是ground plane流走。为什
>么会这样呢？

答复如下：

1、对于高频信号最终都是要回流到地！所以在芯片电源管脚已经足够解决供电问题情况下优先考虑布置地管脚（直球）。
2、对于现在资料一般认为地平面与电源平面对于高速信号是一样的前提是电源平面到地平面的阻抗足够小，但现在一般单板的还做不到电源平面到地平面阻抗足够小（这是现在电源完整性研究内容），而且本身电源平面本身阻抗有时也比较大，因此在布线时还是优先考虑地平面回流。