原创 今天把板子测试了一下!

2008-6-3 22:31 3414 5 6 分类: MCU/ 嵌入式

        说来还有点意思,是关于串口线的问题。我电脑主板上的串口是公口,而我的EDN51板子上的串口是母口,当时我自己也没注意。在我买板子之前我就买了一根串口线,今天一看两头都是公的!郁闷,就跑去实验跟老师借了一根串口线,找来找去只有两头都是母口的线。我心想,我有公口的线,再连接一下也可以啊!可借回来之后,发现不连通,不知道什么原因,可能是线太长了吧。我又跑去实验室,我说老师你一定要帮我找根两头分别是一公一母的串口线啊,不然我就不走了,哈哈!老师没办法,找遍实验室里每一根线,哇,终于找到了一根!而且是在一个被人遗忘的角落~


        回来就赶紧烧个简单的代码进去,不用说当然是流水灯,呵呵,不错,很正常!然后又烧了个数码管的倒计时,不错,也很正常!呵呵,今天心情非常好!哈哈哈哈

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户42803 2008-8-16 12:54

不通的原因是其中的某一根线为交叉线,即2、3脚是交叉的。
相关推荐阅读
用户124183 2010-10-04 18:48
[Craftor原创]基于Verilog的I2C总线驱动设计
摘要:此版本的设计中,笔者将协议里对总线的操作细分为4个,即起始(Start)、写(Write)、读(Read)、停止(Stop),并给对应的操作编码:起始(1000)、写(0100)、读(0010)...
用户124183 2010-09-03 10:42
4/8/16/32/64位乘法器的设计
4/8/16/32/64位乘法器的设计,单个时钟周期运算出结果。思路如下:4位乘法器a,b输入,y输出。使用case语句,对于输入a,y输出是b输入的16种可能。单个周期内可以输出结果。8位乘法器a,...
用户124183 2010-09-02 15:32
除法器的设计与仿真(Verilog&VHDL)
最近在做算法,要用到除法。本来想使用除法器的IP核,但发现Xilinx的除法器IP核是流水线的,如果是批量的数做除法,自然是很快,也很方便。而我的算法中需要将前一次的结果算出来之后,再到下一次运算里做...
用户124183 2010-08-06 09:58
Modelsim中添加Xilinx仿真库
不少朋友在刚接触Xilinx的FPGA时,对仿真库的编译和使用不是很了解,而官方的说明也不是很详细,而且看起来有些费劲,这里Craftor给出在Modelsim中编译和使用Xilinx库的详细教程,P...
用户124183 2010-08-02 22:51
周末写了个51单片机软核
为了弥补这段时间的罪过,这个周末决定做宅男,写程序。其实酝酿51软核已经有好几个月时间了,之前是因为在一个地方卡住了,中间停止了。上周五上班的时候突然来了灵感,一下子想通了,呵呵代码不长,1000多行...
用户124183 2010-06-19 15:41
深入研究Modelsim之使用do文件仿真(1)
Modelsim的仿真功能非常强大,本文介绍使用do脚本仿真单个Verilog或者VHDL文件的操作过程,希望对大家有用!以带时钟和复位信号的计数器为例,代码如下:module counter (  ...
我要评论
1
5
关闭 站长推荐上一条 /3 下一条