原创 【原创】单机搭建串口调试环境(基于虚拟串口)

2009-7-18 20:01 4145 9 11 分类: 通信
   当我们需要在本机上做串口调试或开发时,可能会遇到这样的问题,就是本机只有一个物理串口,或者根本没有物理串口(如笔记本)。如果是单独开发PC端的应用程序,又没有开发板(单片机、ARM等),调试起来就相当麻烦。本文诣在使用第三方软件(免费软件),在本机创建虚拟串口,如笔者使用的为笔记本,创建虚拟串口COM1、COM2,而COM1与COM2是互为交叉连接的。这样做开发的时候就可以打开COM1,然后用串口调试助手打开COM2观察调试结果。具体步骤如下:

1.安装虚拟软件VSPM,该软件为免费软件,附件中前三个压缩包为该软件。
1)安装成功后,运行软件,选择软件“运行在UDP广播模式”。
点击开大图

0c143c18-8b55-4a56-a99d-ca3804ae35bd.jpg

点击开大图

2)点击“虚拟串口及设备管理”,新增虚拟串口两个,分别为COM1和COM2,注意COM1和COM2的发送端口与接收端口应该互为交叉!如下图:

点击开大图

点击开大图

3)添加完成后在我的电脑设备管理里应该会看到如下的设备:

3238d4d0-792c-4a97-9099-86496741cd04.jpg

2.用串口调试助手(AccessPort)检验虚拟串口是否正常工作,如下图,可以看出是正常工作的!^_^

点击开大图



附件:
1.VSPM
https://static.assets-stash.eet-china.com/album/old-resources/2009/7/18/13c1423e-eb6c-4bff-85c1-54ebcbcc9379.rarhttps://static.assets-stash.eet-china.com/album/old-resources/2009/7/18/49bed649-f734-45b2-87c2-072b151ce745.rarhttps://static.assets-stash.eet-china.com/album/old-resources/2009/7/18/d65d3589-9081-4874-b965-449205840978.rar
2.AcessPort
https://static.assets-stash.eet-china.com/album/old-resources/2009/7/18/7e8c23db-cccb-404d-aa74-b9988cfae434.zip

文章评论2条评论)

登录后参与讨论

用户1411734 2009-11-5 23:01

谢谢分享!

tengjingshu_112148725 2009-7-19 13:43

谢谢分享软件
相关推荐阅读
用户124183 2010-10-04 18:48
[Craftor原创]基于Verilog的I2C总线驱动设计
摘要:此版本的设计中,笔者将协议里对总线的操作细分为4个,即起始(Start)、写(Write)、读(Read)、停止(Stop),并给对应的操作编码:起始(1000)、写(0100)、读(0010)...
用户124183 2010-09-03 10:42
4/8/16/32/64位乘法器的设计
4/8/16/32/64位乘法器的设计,单个时钟周期运算出结果。思路如下:4位乘法器a,b输入,y输出。使用case语句,对于输入a,y输出是b输入的16种可能。单个周期内可以输出结果。8位乘法器a,...
用户124183 2010-09-02 15:32
除法器的设计与仿真(Verilog&VHDL)
最近在做算法,要用到除法。本来想使用除法器的IP核,但发现Xilinx的除法器IP核是流水线的,如果是批量的数做除法,自然是很快,也很方便。而我的算法中需要将前一次的结果算出来之后,再到下一次运算里做...
用户124183 2010-08-06 09:58
Modelsim中添加Xilinx仿真库
不少朋友在刚接触Xilinx的FPGA时,对仿真库的编译和使用不是很了解,而官方的说明也不是很详细,而且看起来有些费劲,这里Craftor给出在Modelsim中编译和使用Xilinx库的详细教程,P...
用户124183 2010-08-02 22:51
周末写了个51单片机软核
为了弥补这段时间的罪过,这个周末决定做宅男,写程序。其实酝酿51软核已经有好几个月时间了,之前是因为在一个地方卡住了,中间停止了。上周五上班的时候突然来了灵感,一下子想通了,呵呵代码不长,1000多行...
用户124183 2010-06-19 15:41
深入研究Modelsim之使用do文件仿真(1)
Modelsim的仿真功能非常强大,本文介绍使用do脚本仿真单个Verilog或者VHDL文件的操作过程,希望对大家有用!以带时钟和复位信号的计数器为例,代码如下:module counter (  ...
我要评论
2
9
关闭 站长推荐上一条 /2 下一条