原创 FPGA开发PCIE（三 PCIE DMA设计)

继续前面的介绍，前面部分的PPT基本将PCIE协议，PCIE DMA以及影响PCIE 数据传输率的几个因素都介绍了，下面给一张图，是一个典型PCIE DMA的结构，本来可以再前一篇中直接写的，但是笔者发现好像文章最多只能放那么多的图片，多了实在发不下了，把这最后一张也是最重要的一张放在最后了。

 其中的RX，TX分别为PCIE的发送和接收通道，传输方向是对设备来说的。

RX_Buf TX_Buf为发送接收事务包缓存器；

RX_encoder为对接收到事务包的包解析；

Mrd，Mwr，Cpl分别为对存储器读，存储器写以及完成包的处理；

绿色和粉色为DMA通道产生对桥片的读写请求包；

Msg，ISR为消息报和中断控制，完成中断请求包的产生，以中断处理器（或桥片）；

Tx_Arbiter为对需要占用TX总线的完成包，DMA读，写包，消息请求包的总线仲裁；

control模块为多tag请求时的tag管理控制，因为只有发出后回来的tag才能被再次发出。

对于第一次接触PCIE的同仁来说，理解上面的各个关系不是很容易，不理解的地方请参考PCIE标准，实在不理解也可以留言大家一起讨论。