原创 检查RC时间常数

2009-11-5 19:49 994 6 6 分类: 消费电子
这次设计的问题和下面三个博文:
三极管的开关电路分析(12V—SW)
设计模块的低有效接口电路
设计模块的高有效接口电路
模块静态电流设计

我们设计的睡眠策略是建立在以下的基础上的:
null
为了使静态电流变小,BATT—SW开启是间歇性的,因此就需要在开启后延迟一定的时间,时序如下:
点击看大图
因此我们在设计RC时间常数的时候需要非常小心。
null
设计的方法为暂态响应计算:
暂态分析和拉普拉斯变换1
暂态分析和拉普拉斯变换2

另外一则例子与之是非常相似的,要始终注意电容是否有泻放回路和泻放时间是否符合设计要求。
点击看大图
PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
6
关闭 站长推荐上一条 /3 下一条