发布
有限状态机中的输出和下一状态都是有组合裸机组成，在时序逻辑的设计过程中，我们肯定会用到FSM，但是，如果我们把FSM的输出和下一状态用组合逻辑化简而得到，这样，既可以减少逻辑单元数量，又可以减少门级的延迟。
等价状态成立的条件，这个是从相关的文献上面拿来的，还是人家总结的高深啊!原文是这样的：
如果时序机的两个状态对所有可能的输入序列都具有相同的输出序列，则称这两个状态是等价的。
nneverli_217963090 2009-7-24 08:09
用户199963 2009-7-23 09:51
nneverli_217963090 2009-7-20 14:52
用户124183 2009-7-20 12:57
nneverli_217963090 2009-7-20 11:45
用户124183 2009-7-18 20:42
tengjingshu_112148725 2009-7-18 13:11
crazy_embeddedsystem_775092187 2007-12-6 00:01
crazy_embeddedsystem_775092187 2007-12-5 23:56
有限状态机中的输出和下一状态都是有组合裸机组成，在时序逻辑的设计过程中，我们肯定会用到FSM，但是，如果我们把FSM的输出和下一状态用组合逻辑化简而得到，这样，既可以减少逻辑单元数量，又可以减少门级的延迟。
crazy_embeddedsystem_775092187 2007-12-3 00:30
等价状态成立的条件，这个是从相关的文献上面拿来的，还是人家总结的高深啊!
原文是这样的：
如果时序机的两个状态对所有可能的输入序列都具有相同的输出序列，则称这两个状态是等价的。