原创 IC设计经典面试大题汇总（二）

问：谈谈低功耗设计的方法和思路？

答：首先CMOS电路的功耗包括动态功耗和静态功耗。动态功耗是指电路工作过程中，开关打开关掉或是切换过程中所产生的功耗，主要与工作电压、负载电容、信号翻转频率有关。而静态功耗主要是与漏电有关。

因此降低芯片功耗的方法有：

1、系统设计层面：在系统设计中设置工作模式sleep Mode，Stop Mode，Deep sleep Mode，通过不同的Mode，控制芯片关掉一些不必要的模块，从而达到降低功耗的目的。

2、clock gate也可以有效降低动态功耗。这种方法是在flip-flop的CLK 端加上enable的控制信号，当enable信号无效时，flip-flop没有时钟信号，因此flip-flop就不会工作，从而也就不会产生功耗。

3、Multi VDD，通过控制各个模块的工作电压来降低功耗。给不同模块提供不同的电源电压，更低的电源电压意味着更低的功耗。

4、Multi Vt，通过多阈值提供不同漏电电流的器件，Foundry会提供给设计公司不同阈值电压的器件供设计人员选择。有LVT，HVT，ULVT等阈值选择。