原创 多层电路的设计与制作

2010-12-30 11:34 2071 7 12 分类: 消费电子

先从最简单的说起,感觉多层板也没有多么神秘

1 原理图设计:现在的开发板、评估板资料很多,原理图的设计不是很难的事情(这是对于DSP系统板或者其他类型系统板模拟电路的东东还是很费时的),不过建议做成最小系统板即核心版,这样可以节省资金。对于原理图,建议采用模块化的设计方法,相近电路或功能模块放在一起,具有很好的可读性。

2 规划电路板:也就是你要设计的电路板用在什么地方,尺寸、板层结构、原件封装以及安装方式。在此建议画电路板之前要把原件买回来,打印出1:1的元件封装是否可以焊接上,某些原件的散热等问题。

3 载入网络报表,导入PCB,这部分很简单。

4 原件的布局和调整:这部分可双层板没有多少差别,不过对于核心原件还是要注意的。当然也可以双面布局原件;对于时钟要靠近CPU,振荡电路尽量远离天线等易受干扰区。晶振下要放接地焊盘。对于相同电源类型的尽量靠在一起,这样可以很好的电源分割,等等。布局好以后可以打印一下看看是否合理。

5 中间层的定义。电路的层数选择有经验公式的,内电层的线是负逻辑。

6 布线规则设置以及布线,优化布线。布线完毕后要检查布线的完整性,别让飞线存在,然后运行DRC。

7 对于外部接口最好有文字说明,方便交互式使用。初次设计好以后最好找做过板子的看看,检查问题,毕竟不是小儿科。

(我也动手制作过一个DSP的图像处理系统,那时候是为了练习PCB,布局的规划很重要。因为一个DSP系统的元件管脚很多,要是没有规划号板的布局,就很难把线全部布通。我那回就是没规划好,结果用扣肉+2G的内存自动布线了一顿午饭都没完成,最后不得不重新规划布局。)

布线总结

1、3点以上连线,尽量让线依次通过各点,便于测试,线长尽量短。

2、引脚之间尽量不要放线,特别是集成电路引脚之间和周围。

3、不同层之间的线尽量不要平行,以免形成实际上的电容。

4、布线尽量是直线,或45度折线,避免产生电磁辐射。

5、地线、电源线至少10-15mil以上(对逻辑电路)。

6、尽量让铺地多义线连在一起,增大接地面积。线与线之间尽量整齐。

7、注意元件排放均匀,以便安装、插件、焊接操作。文字排放在当前字符层,位置合理,注意朝向,避免被遮挡,便于生产。

8、元件排放多考虑结构,贴片元件有正负极应在封装和最后标明,避免空间冲突。

9、目前印制板可作4—5mil的布线,但通常作6mil线宽,8mil线距,12/20mil焊盘。布线应考虑灌入电流等的影响。

10、功能块元件尽量放在一起,斑马条等LCD附近元件不能靠之太近。

11、过孔要涂绿油(置为负一倍值)。

12、电池座下最好不要放置焊盘、过空等,PAD和VIL尺寸合理。

13、布线完成后要仔细检查每一个连线(包括NETLABLE)是否真的连接上(可用点亮法)。

14、振荡电路元件尽量靠近IC,振荡电路尽量远离天线等易受干扰区。晶振下要放接地焊盘。

15、多考虑加固、挖空放元件等多种方式,避免辐射源过多。

本文参考: DSP交流网(www.hellodsp.com)

详细出处参考:http://www.hellodsp.com/bbs/viewthread.php?tid=574&extra=page%3D1

PARTNER CONTENT

文章评论5条评论)

登录后参与讨论

用户1364769 2013-5-14 09:15

这个玩意不便宜

用户1027377 2013-5-13 23:17

用户1012893 2013-5-13 20:36

谢谢分享!收藏了。

用户1610239 2013-5-13 09:43

确实简便,精确

用户1009384 2013-5-13 06:52

上装备。

用户1602177 2013-5-8 14:50

感谢分享,工程师们可以收藏~~

用户1187092 2011-1-20 19:02

taka 说的对…… 这文章……

wen715591069_844196294 2011-1-11 20:24

第13点不用了吧,工具会帮助检查的。

ya9966_496855706 2011-1-11 14:14

学习中,谢谢

1187098808_332993494 2011-1-11 12:56

学习了···
相关推荐阅读
用户1587532 2012-12-04 14:56
被忽略的硬件常识
          在特权同学的《都是IO弱上拉惹的祸》一文中,提及了Altera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看,就表现在上电初 期IO脚会有一个短暂(当时是持...
用户1587532 2012-12-04 14:56
都是IO弱上拉惹的祸
         开发的一款液晶驱动器,接收MCU过来的指令和数据进行图像显示。使用了一片可编程(带使能和PWM调节控制)的背光芯片。在CPLD设计中,上电复位状态将背光使能拉低(关闭),直到MC...
用户1587532 2011-12-29 09:39
四通道波形动态演示效果
 ">http:// http://v.youku.com/v_show/id_XMzM3MDY2NjYw.html   这效果,Cortex-M3可以吗?     ...
用户1587532 2011-12-21 12:54
高速绘图显示,还是FPGA给力
  示波器的效果,曾经以为难于上青天,殊不知咱用FPGA一样能够轻松效仿。目前只是单通道的显示效果,随后送上4通道独立或叠加的波形效果。          感兴趣的朋友不妨去看看他的详细参数:...
用户1587532 2011-10-12 10:23
Keil存储空间自定义分配
Keil存储空间自定义分配          看来Capital-Micro的软件支持包做得还不够到位啊,在51编程环境KeilC中使用Astro II器件光有个Capital Micro D...
用户1587532 2011-09-22 16:38
源同步信号跨时钟域采集的两种方法
源同步信号跨时钟域采集的两种方法            对于数据采集接收的一方而言,所谓源同步信号,即传输待接收的数据和时钟信号均由发送方产生。FPGA应用中,常常需要产生一些源同步接口信...
我要评论
5
7
关闭 站长推荐上一条 /3 下一条