原创 Astro II晶体调试手记

2011-7-28 11:40 1611 14 15 分类: 消费电子

国产FPGA助学进度7——晶体调试手记

         拿到ASOC,就迫不及待的开始了测试。没想就一个晶体的起振配置和LED闪烁就折腾了两周才最终以晶体本身的问题告终。

         之前一直用着有源晶振给FPGA输入时钟,这回出于成本考虑,也尝试使用astro II自带的晶体输入接口产生时钟。调试的过程可谓一波三折,但也确实有不少收获和心得。

         如图1所示,Astro II家族的XIN/XOUT接口连上了11.0592MHz的晶体。

7.1.jpg

图1

         想想这只是一篇手记,就不把整个工程拖出来凑文字了(后面配套ASOC会有专门的傻瓜教程),抓重点的简单说一些注意事项和技巧:

  1. 晶体在硬件上连接Astro II的XIN/XOUT,在内部时钟例化使用这个晶体作为时钟需要做两件事:首先,使用myOscillator例化时钟输出,时钟源选择external crystal;其次,需要对PLL做例化和相关配置。
  2. PLL的Clock Control配置页面必须选择CLK1 source为External crystal。
  3. PLL配置完成后,在简单的应用中,有可能被综合掉(言下之意就是和没配置一样)。但若想希望第2步的设置生效,必须防止这种事情发生。
  4. 晶体质量一定要保证,特权同学纠结最久的就是这个晶体在前面都正确配置后,时而能够正常作为内部时钟工作时而哑火**(外部管脚测量都是正常的输出波形)。从软件版本到并联谐振电容值再到周边电路挨个怀疑一遍都没有找到问题。最后换掉它,新的晶体上来后一切正常。

 

 

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户1588142 2011-7-30 19:44

mark!!!
相关推荐阅读
用户1587532 2012-12-04 14:56
被忽略的硬件常识
          在特权同学的《都是IO弱上拉惹的祸》一文中,提及了Altera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看,就表现在上电初 期IO脚会有一个短暂(当时是持...
用户1587532 2012-12-04 14:56
都是IO弱上拉惹的祸
         开发的一款液晶驱动器,接收MCU过来的指令和数据进行图像显示。使用了一片可编程(带使能和PWM调节控制)的背光芯片。在CPLD设计中,上电复位状态将背光使能拉低(关闭),直到MC...
用户1587532 2011-12-29 09:39
四通道波形动态演示效果
 ">http:// http://v.youku.com/v_show/id_XMzM3MDY2NjYw.html   这效果,Cortex-M3可以吗?     ...
用户1587532 2011-12-21 12:54
高速绘图显示,还是FPGA给力
  示波器的效果,曾经以为难于上青天,殊不知咱用FPGA一样能够轻松效仿。目前只是单通道的显示效果,随后送上4通道独立或叠加的波形效果。          感兴趣的朋友不妨去看看他的详细参数:...
用户1587532 2011-10-12 10:23
Keil存储空间自定义分配
Keil存储空间自定义分配          看来Capital-Micro的软件支持包做得还不够到位啊,在51编程环境KeilC中使用Astro II器件光有个Capital Micro D...
用户1587532 2011-09-22 16:38
源同步信号跨时钟域采集的两种方法
源同步信号跨时钟域采集的两种方法            对于数据采集接收的一方而言,所谓源同步信号,即传输待接收的数据和时钟信号均由发送方产生。FPGA应用中,常常需要产生一些源同步接口信...
EE直播间
更多
我要评论
1
14
关闭 站长推荐上一条 /3 下一条