原创 1600Mbps DDR3 高速信号仿真和PCB设计

来源：汉普专稿

设计简介

Memory部分的电路板设计在系统设计中占有重要的地位，目前Memory速度被一再提升，DDR3的速度已经高达1600Mbps，数据脉冲宽度只有625ps，对信号的质量和时序都提出了更高的要求，同时也增加PCB设计需要考量的参数。

线路板设计参数

该线路板设计采用Memory Down结构，一共4片SDRAM，设计速率1600Mbps，设计的走线阻抗控制，线宽线距以及等长要求可以由SI仿真评估确定。

1.等长分组处理

DDR设计采用分组等长的策略，分组可以更好的控制时序要求，简化pcb layout难度，在pcb布线允许的情况下，也常常采用一起走做等长的处理方法，结果是一致的。

2.SI仿真需要的DC,AC及时序参数

下图展示的DDR3 SDRAM在SI仿真处理中所需要的部门时序参数，DDR3部门的时序分析涉及参数较多，在高速度下，可以用于时序余量计算的时间余量很有限，所以每个参数都要慎重考虑。

3.时序计算参考

DDR3在满足信号质量的前提下，还必须满足时序要求。DDR3采用的是源同步系统，在工作时必须保证(DQ, DQS, Clock)、(Address/Command,Clock)、(Control,Clock)之间的时序关系，DDR3的时序余量分析是前期设计中很重要的一部分。查看详情：http://www.hampoo.com/cases/caseview/95