引言
工业以太网具有比现场总线更好的性能,正处于不断发展完善当中,因此研制基于工业以太网的设备具有很好的市场前景。本文设计的嵌入式控制器采用了基于ARM7TDMIS的微控制器LPC2292[12]。控制器的底层与现场总线CAN相连,向上与Ethernet/IP工业以太网相连。为提高可靠性,应用了冗余控制技术,备有一个一模一样的冗余控制器。通过LVDS接口,控制器与冗余控制器相连,并相互在线监测。同时,本文采用了嵌入式实时操作系统μC/OS-II[3]。
嵌入式控制器采用高性能的32位单片机LPC2292。但是LPC2292在正常工作中存在产生伪中断的可能性。如果不进行正确处理的话,可能产生严重的后果。本文对此进行了全面的分析,针对不同的情况,灵活地进行了处理;最后彻底解决了伪中断问题,消除了嵌入式控制器中的隐患。
本文用到的LPC2292的资源有看门狗、定时器TIMIER0、UART0、UART1、CAN1,通过外部总线与以太网控制器芯片RTL8019AS相连。把CAN1的接收数据Rx设为快中断,它是唯一的快中断。UART1与LVDS芯片相连,UART0通过RS232转换芯片与外部设备进行通信。
1 伪中断产生的原因
由于异步中断处理,伪中断可能出现在基于ARM7TDMIS 的微控制器LPC2292中。如果不进行正确处理,有可能引起严重的后果。中断处理的异步特性来源于内核和向量中断控制器(VIC)的相互作用。如果在内核中检测到中断和内核真正开始处理中断的过程中VIC 的状态发生改变,则产生中断的异步特性[4]。
应用中可能经过以下步骤:
① VIC 判断是否有IRQ 中断。若有,则向内核发送IRQ 信号。
② 内核保存IRQ 状态。
③ 执行流水线的多个周期的处理。
④ 内核从VIC 中装入IRQ 地址。
如果在执行到步骤③时向量中断控制器的状态有所改变,那么就要发生伪中断。所以,在以下两种情况下会发生伪中断。
◆ 在步骤③时执行了关中断指令。
◆ 向向量中断控制器发送IRQ信号的中断的中断标志丢失。当UART0/UART1的RDA/CTI中断允许时就可能发生这种情况[5]。
进入伪中断时,VIC 不能清楚地识别产生中断请求的中断,最后只能返回到VicDefVectAddr (0xFFFFF034)默认中断进行处理。因此,如果不正确处理伪中断,就可能导致严重的后果。
2 伪中断的处理
本控制器中,可能出现伪中断的地方是:关中断、喂看门狗、UART0通信和UART1通信。本文的设计思路是:尽量避免产生伪中断;实在避不开的话,则写好相应的处理程序。
2.1 关中断指令的处理
μC/OS-II中的关中断指令OS_ENTER_CRITICAL()不采用直接关中断,而是先进入管理模式中,设置好寄存器SPSR,退出时关掉IRQ中断。这样就消除了由关中断而引起伪中断的可能性。
2.2 看门狗的处理
喂看门狗时必须先关闭IRQ和FIQ,否则可能发生意外的复位,导致控制器不能工作。在周期性的时钟节拍中断程序中第一件事就是喂看门狗。如果在进入时钟节拍中断时IRQ已关闭,就可避免伪中断的出现。当然,在喂狗指令前必须先关闭FIQ,喂狗指令后再打开FIQ。关闭FIQ是不会引起伪中断的[1]。
2.3 UART0和UART1的处理
在UART0中(UART1同理),当UART0 Rx FIFO到达寄存器U0FCR7∶6 所定义的触发点(比如接收4个字符)时,发生RDA 中断。当UART0 Rx FIFO 的深度低于触发点时,RDA 中断标志被清除。
当UART0 Rx FIFO 包含至少1 个字符,且在接收3.5~4.5 字符的时间内没有发生UART0 Rx FIFO 动作时,产生CTI中断。当UART0 Rx FIFO 的任何动作(读或写UART0 RSR)都将清除CTI中断标志。
CTI伪中断是这样发生的:比如UART0 Rx FIFO已接收2字符,且超过了3.5~4.5 字符的时间,发生CTI中断;但是这时又有字符进来,于是CTI中断标志被清除。向量中断控制器无法识别是谁产生了中断,伪中断就发生了。
RDA伪中断是这样发生的:以接收4字符发生RDA中断为例,比如UART0 Rx FIFO已接收3字符,且超过了3.5~4.5 字符的时间,发生CTI中断。在系统正确处理CTI中断时,恰好有一个字符进来,使得UART0 Rx FIFO中的字符数正好为4,于是发生RDA中断。但是由于先处理CTI中断,CTI中断程序先读取了其中的字符,使UART0 Rx FIFO内的字符数小于4,因此RDA中断标志就被清除了。等到系统处理RDA中断时,伪中断就发生了。
可以看出,CTI中断的存在是产生UART0和UART1伪中断的罪魁祸首。UART1与LVDS接口相连,用于控制器和冗余控制器的在线互相监测。采用每次只发一个字符的方法,使得CTI中断不可能发生,这样就彻底消除了UART1产生伪中断的可能性。
本控制器只在UART0中断中存在产生伪中断的可能性。发生伪中断时,系统会把默认中断地址寄存器VICDefVectAddr中的地址拷贝到向量地址寄存器VICVectAddr中,系统执行该地址处的程序。所以,要编写相应的处理伪中断程序,把其首地址放入VICDefVectAddr中。在处理伪中断的程序中,要尽快读出UART0 Rx FIFO中的字符,以免丢失[5]。
文章评论(0条评论)
登录后参与讨论