原创 利用FPGA实现视频显示接口

2013-4-24 13:40 1270 18 18 分类: FPGA/CPLD
视频显示器市场分为:大批量应用,如台式机、笔记本显示器和电视机面板;中等批量应用,如小型人机接口(HMI)面板和大尺寸数字标牌。本文将探讨的是大尺寸显示器面板应用(表1),其中FPGA是一个备受关注的选择,它可以满足紧迫的产品周期和大量的高速接口和处理需求。 有3个常用的显示标准:7:1低压差分标准(LVDS),数字视频接口(DVI)和高清多媒体接口(HDMI)。

利用FPGA实现视频显示接口

7:1 LVDS 需要一个集成的LCD显示屏的应用通常使用7:1 LVDS连接。7:1接口采用了低压差分信号(LVDS)I/O标准。VESA(视频电子标准协会)定义了LCD显示器的7:1 LVDS接口。它在笔记本电脑和上网本中非常常见,用于将主板连接到LCD屏幕(图1)。LCD显示器的每一个像素都由红、绿、蓝(RGB)三个元素组成,可构成显示屏上所有可能的颜色。

利用FPGA实现视频显示接口

为便于数字显示数据至LCD显示屏的传输,并尽可能地减少连接,可将数据转换为串行格式。7:1 LVDS标准使用3或4个LVDS数据通道和一个LVDS时钟通道。更高分辨率的显示器将使用4个LVDS数据通道和一个LVDS时钟。在一个时钟周期内,每条数据线上有7个串行数据位(图2),即数据传输速率比时钟周期快7倍。如果3个LVDS数据通道正在传输数据(例如从一台笔记本电脑的主板开始),那么每种颜色的RGB数据将包含6个数据位,加上HSYNC、VSYNC和DATA ENABLE(DE),一共有21位。然后,这些位串行传输到LVDS差分通道。

利用FPGA实现视频显示接口

莱迪思半导体(Lattice)提供了一个非常有效的参考设计,同时支持LatticeXP2、LatticeECP2M和LatticeECP3 FPGA中的7:1 LVDS接收与发送。即使是极小外形封装的最小器件也都支持多个接口。 《电子设计技术》网站版权所有,谢绝转载 7:1 LVDS应用:图形多路开关 7:1 LVDS的一个示例是图形控制多路复用器,或GMUX(图3),该器件被设计用于选择使用笔记本电脑中两个图形控制器中的哪一个来驱动LCD屏幕。这些笔记本电脑有两个7:1 LVDS视频源,即CPU/芯片组中的集成图形控制器(iGFX)和独立显卡控制器(dGFX),可用来驱动一个LCD显示屏。iGFX专为低功耗和较低要求的任务而优化,例如文字处理或者使用电池供电的视频回放;而dGFX专为更高性能和更密集型显示应用而设计,如游戏或视频编辑。

利用FPGA实现视频显示接口

数字视频接口(DVI) 数字视频接口(DVI)标准由数字显示工作组(DDWG)于1999年发布。DVI包含1个差分时钟和3个差分源同步串行数据通道(图4)。传输的显示数据是未压缩的数字数据。对于每一个时钟周期,将传输10位数据。正在传输的数据是视频数据或是控制信息,但不包含音频信息。DVI线缆常被用于连接到外部LCD显示器。DVI数据速率范围为250Mbps到2.25Gbps。

利用FPGA实现视频显示接口

DVI规范还支持双DVI,通过将数据通道由3通道变为6通道,基本上可以使传输或接收的数据量增加一倍。其主要目的是连接至大显示器(30英寸及以上),这类显示器也可能有更高的色彩要求(高达48位色深)。 莱迪思实现了同时支持DVI TX和RX功能的参考设计。该设计利用了LatticeECP3或LatticeECP2M FPGA系列中的CML SERDES通道,来支持更高速率的DVI传输。这一设计利用了SERDES中内置的PLL来恢复源同步数据。通过以这种方式实现DVI接口,可以在低成本FPGA中实现全速1.65Gbps速率。因为在ECP3或ECP2M FPGA中的PLL被设计用于支持各种频率,莱迪思DVI参考设计可自动支持各种显示分辨率。鉴于DVI参考设计将数据转换为RGB,操作图像将非常简单。一旦转换为RGB格式,就可以缩放和旋转图像,甚至可以叠加其他屏幕上的内容到图像上。 《电子设计技术》网站版权所有,谢绝转载 DVI应用:扩展器 有许多应用或者由于物理空间上的困难,或者需要降低系统拥有成本(远程虚拟桌面),因而难以将视频源(例如PC)靠近显示器。DVI规范要求的传输长度为5米,高品质线缆可将其扩展到10米,但它们不可能做到完全无损。此外,DVI线缆体积很大,这会使其在某些环境下受限。由于这些问题,DVI扩展器已越来越受到欢迎。扩展器通常用于PC服务器的机架安装以及消费类和工业数字标牌。 在这个例子中(图5),台式机是DVI信号源,它将DVI数据驱动到FPGA。通过三条数据通道将数据转换为并行的RGB信息,然后合并起来以便能够在一根更高速率的数据线上传送。然后,该聚合的单数据通道信号通过SERDES引脚发送到光收发器。光收发器将电信号转换为光信号,并通过光纤发送数据。使用光纤的优势在于它支持台式机和LCD显示器之间的长距离传输。此外,光纤柔软且较细,非常适合安装。在光纤的接收端,另一个光收发器将光信号转换成电信号,并将信号发送到FPGA上的接收SERDES。接着该单数据通道分离出RGB数据,以便能进行串行化。三根串行数据线和时钟信号都将被传输到DVI线缆,并最终发送到LCD显示屏上。

利用FPGA实现视频显示接口

双DVI应用:分割器 电视墙被广泛地用于需要高分辨率和大屏幕显示的应用中,包括酒店、火车站、机场、零售商店等场所中用于广告/营销信息的数字标牌。广播、体育场馆、娱乐场所等娱乐相关的应用也使用了电视墙。其他应用还有用于远程手术和诊断的医疗成像。 常见电视墙的实现包括一个用来驱动几个大型显示器的显卡底座。为降低成本,即采用单个显卡和数量更多但尺寸较小的显示器(利用LCD的降价优势),需要使用视频分割器(图6)。

利用FPGA实现视频显示接口

由于信号源视频带宽需要满足大屏幕上的显示,因此需要使用双DVI接口。免授权费的双DVI接口具有成本优势,因为消费类和企业级显示器市场均广泛采用DVI。另一方面,也需要将普通的DVI接口推广到商用显示器上。 《电子设计技术》网站版权所有,谢绝转载 HDMI HDMI(高清晰度多媒体接口)标准扩展了DVI标准。这两个接口都使用了差分时钟和三根信号源同步数据线,它们还都使用TMDS信号机制来发送和接收数据。HDMI不同于DVI之处在于,它还可以同时在视频和音频通道上传送数据。由于HDMI与DVI信号电气兼容,这两种接口之间不需要进行转换。并且,它们之间的转换不会影响视频质量。HDMI是实际上存在的电视标准,而且还常用于高端的LCD显示器。 所有的HDMI链路都必须支持RGB格式,也可以支持其他标准,但只有RGB格式向后兼容DVI。HDMI链路上的视频数据使用8b10b编码,控制数据使用2b10b编码,音频数据使用4b10b编码。莱迪思公司提供了一个参考设计,通过扩展上述DVI PHY参考设计来支持额外的HDMI PHY编码要求。 HDMI版本1.0-1.2具有高达1.65Gbps的链路速度,支持1080p60和8声道音频,适用于HDTV、DVD和蓝光播放器或WUXGA(1920×1200)@60Hz的显示器。HDMI的音频功能支持多达8个未压缩的音频通道,可用于7个环绕立体声扬声器和一个重低音扬声器。现在甚至需要更快的速率来支持更高的分辨率、更快的刷新率、色彩深度和3D视频。HDMI标准1.3-1.4将链接速度提高到3.4Gbps。 高带宽数字内容保护(HDCP)是一个可选的格式,用于加密通过HDMI链路发送的数据。很多DVD、蓝光光盘和音频CD都采用HDCP编码。通常,嵌入式应用、个人视频和广告或工业用数字标牌无需使用HDCP。 HDMI应用:组合器 莱迪思提供的DVI参考设计还支持HDMI PHY接口。视频会议切换应用需要音频和视频处理。在该应用中(图7),多个HDMI信号源(视频和音频)被接收,并且输出显示在一个屏幕上。每个HDMI信号源可以是一个本地PC的HDMI线缆,或者通过网络或背板提供HDMI输入。无论使用怎样的HDMI数据输入方式,都必须将每个输入的视频和音频分开,然后将每个RGB视频流汇集并显示在一个屏幕上。

利用FPGA实现视频显示接口

还需要从每个HDMI信号源提取音频。一旦每个音频源被分开,就可以识别是谁在发言。有了这一信息,该设计便能够“知道”以下信息:哪个视频(有效发言者)需要放在较大的窗口显示;哪些视频需要缩小放在较小的窗口显示;哪个音频(有效发言者)应嵌入到HDMI数据流;哪些(其余的)音频应该静音。 For this application, Lattice Semiconductor provides the basic building blocks to receive and transmit HDMI sources. 对于这种应用,莱迪思半导体提供了基本的组成部件,用于接收和发送HDMI信号源。 本文小结 FPGA提供了一个低成本、低功耗的设计解决方案,具有可重新编程、灵活和多功能的特点。这意味着电路板无需重新布局,并且可以实现更快的产品上市时间。因此,FPGA已成为一个备受关注的选择,可以满足紧凑的产品周期,以及7:1 LVDS、DVI和HDMI所需的高速接口和处理要求。 《电子技术设计》网站版权所有,谢绝转载

文章评论0条评论)

登录后参与讨论
我要评论
0
18
关闭 站长推荐上一条 /2 下一条