用户1708388
文章：17 阅读：37128 评论：1 赞：269
好友 私信 个人主页

原创 第三次在ENDCHINA申请blog

2011-8-23 07:44 1329 13 14 分类: 工程师职场
纪录：
第一次已写过3次的blog竟然提示没开通，而我的3篇blog也没了
第二次同样已写过3次的blog竟然提示用户名不存在
试试第三次怎么样？
写原创有奖励！2025面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（1条评论）

登录后参与讨论

用户1696769 2011-8-23 18:20

不好意思哈，之前可能没有注意到这个问题，下次有问题可以直接联系我们管理员哈。
回复
相关推荐阅读
用户1708388 2012-10-31 17:00
Synplify SCOPE 约束笔记
Inputs/Outputs约束 Inputs的Value值相当于上游器件在Clock Edge的时钟-数据输出时间（Tco）最大值，即告诉FPGA要在从Clock Edge开始的Val...
用户1708388 2012-10-31 16:55
Xilinx 约束笔记
OFFSET IN： 可理解为数据必须比时钟沿早（稳定）到达PAD的时间，即时钟到达PAD之前，数据必须已经在PAD保持稳定的时间。相当于PAD上的建立时间。 相当于T_data_in -...
用户1708388 2012-10-29 19:17
PCI/PCIE笔记
PCI总线的存储器读写总线事务 Non-Posted总线事务：总线事务在数据到达目的地才能结束，引起总线拥塞。 Posted总线事务：总线事务可逐级接管、结束，缓解总线拥塞，PCI总线只有存储器写/写...
用户1708388 2012-08-01 13:41
Spartan-6 GTP
每个GTPA1_DUAL tile包含两个GTP transceivers和两个PLL。 PLL的参考时钟可来自外引脚、相邻GTPA1_DUAL、FPGA的PLL、GCLK。...
用户1708388 2012-07-01 07:48
Virtex-6 Clocking Resources 笔记
全局时钟：         每个V6器件有32个全局时钟线（global clock line），全局时钟线只能被BUFG驱动。其中只有12个全局时钟线能用到同一个时钟区域。       ...
用户1708388 2012-05-25 10:05
Synplify Auto Constrains
Auto Constrains用来对设计进行快速评价，为时序约束提供参考。 要想使用Auto Constrains，注意： 1. 不要定义任何时钟约束。 2. multi-cycle和...
用户1708388
文章：17 阅读：37128 评论：1 赞：269
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
1
13
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文