原创 Xilinx 约束笔记

2012-10-31 16:55 1385 19 19 分类: FPGA/CPLD

OFFSET IN:

可理解为数据必须比时钟沿早(稳定)到达PAD的时间,即时钟到达PAD之前,数据必须已经在PAD保持稳定的时间。相当于PAD上的建立时间。

相当于T_data_in - T_clk_in。

offset in-1.jpg
VALID定义了数据保持稳定的时间。
offset in.jpg
 
OFFSET OUT:
可理解为从时钟到达PAD开始,到数据从PAD输出的时间。相当于PAD上的时钟-数据输出时间。
相当于T_clk_out + T_data_out。
offset out.jpg
 
PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
19
关闭 站长推荐上一条 /3 下一条