原创 Synplify Auto Constrains

2012-5-25 10:05 1767 12 12 分类: FPGA/CPLD

Auto Constrains用来对设计进行快速评价,为时序约束提供参考。

要想使用Auto Constrains,注意:

1. 不要定义任何时钟约束。

2. multi-cycle和false path约束要定义在registers上。

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
我要评论
0
12
关闭 站长推荐上一条 /3 下一条