原创 Synplify的Xilinx I/O支持

2012-5-25 09:16 1920 15 15 分类: FPGA/CPLD

软件不会自动插入BUFGMUX和BUFR,需要使用属性syn_insert_buffer,软件自动根据mux后时钟沿使用情况插入BUFGMUX或BUFGMUX_1。

发现需要额外使用属性syn_keep=0,否则会有下图多余的逻辑

bufgmux.jpg

 

软件不会自动使用差分缓冲,需要使用属性syn_diff_io。

发现对于差分输入,模块定义必须采用1995语法,否则不能得到IBUFDS;差分输出则无此限制。

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
我要评论
0
15
关闭 站长推荐上一条 /3 下一条