原创 高速ECL逻辑入门

2009-12-30 23:56 4191 7 11 分类: 工程师职场

什么是ECL?什么是LVPECL?为什么ECL输出必须接下拉电阻?ECL电平常用的匹配方式有哪些?在高速差分走线日益盛行的今天,硬件设计者有必要了解这些基本概念。通过对众多厂商的datasheet、Application Note中有关ECL逻辑知识的提炼总结,结合作者的仿真与实践,最终作成本文。阅读本文,不仅有助于了解ECL电平本身,举一反三,很多知识点也可以推广到所有高速差分设计中去,包括LVDS,CML等。详见附件。


文章评论4条评论)

登录后参与讨论

用户1593147 2013-6-12 19:20

怎么老下不下来呢。

用户1380381 2010-8-25 08:13

谢谢提供

用户1664445 2010-6-16 16:12

好东西,多谢了~~:)

用户1548109 2010-6-11 11:04

谢谢楼主
相关推荐阅读
songmin2_301502101 2012-06-30 22:30
Altera和Xilinx FPGA的从串配置模式比较
【摘要】本文对两大主流FPGA厂商的从串配置模式(Altera:Passive Serial Mode;Xilinx:Slave Serial Mode)进行了描述,并指出了主要的不同之处。...
songmin2_301502101 2012-06-30 21:16
一种简单快速验证FIR滤波器功能的方法
【摘要】用FPGA实现FIR滤波器时,一般都会在仿真阶段验证其功能是否与算法仿真一致。本文介绍了一种仿真时简单快速验证FIR功能的方法。...
songmin2_301502101 2011-08-08 09:33
PCB checklist补充
封装:1. 带散热焊盘的封装,散热焊盘是否连接到了正确的网络(一般是接地,也有接电源或NC的情况)...
songmin2_301502101 2011-07-14 17:49
ModelSim中自动创建TestBench的方法
1. 创建工程,将需要仿真的模块加入工程,编译 2. File -> Open,使用ModelSim自带的文本编辑器打开被仿真模块 3. Source -> Show Language T...
songmin2_301502101 2011-02-01 17:15
Specify tsu path to be reported by QuartusII
Q: I want to observe one tsu path, with specifed clock, input pin and destination register, but ther...
songmin2_301502101 2011-02-01 17:09
Verify fast I/O register assignments in QuartusII
Q:How to check if my fast I/O register assignments valid or not with QuartusII? As we know, If a reg...
我要评论
4
7
关闭 站长推荐上一条 /2 下一条