问题：如何用一个32bit加法器和逻辑门实现2个并行的16bit加法器 ？

http://blog.chinaaet.com/detail/33877.html（问题出处）

全部是组合逻辑，如下实现

module top(a1,b1,a2,b2,c1,c2);
input [15:0] a1,b1;
input [15:0] a2,b2;
output [16:0] c1,c2;

wire z;
add32   U1(
    .dataa({a2,1'b0,a1[14:0]}),
    .datab({b2,1'b0,b1[14:0]}),
    .cout(c2[16]),
    .result({c2[15:0],z,c1[14:0]}));
   
    assign c1[16:15]=z+a1[15]+b1[15];

endmodule

仿真结果如下