原创 FPGA最大时钟频率

2014-3-21 16:24 1622 13 13 分类: FPGA/CPLD

第一由FPGA的工艺决定。比较高档的FPGA对于相同的设计能跑更高频率。 第二由设计本身决定,对于同一个FPGA,采用不同的设计方法,可能频率也不一样,一种是资源跟速度的关系:这个频率有时候跟资源是矛盾的,有时候为了增加速度采用大量的时序设计,还有就是速度跟组合电路的关系,若逻辑比较大比较深的话,组合电路延时增加,可能这一块成为整个设计的瓶颈。

文章评论0条评论)

登录后参与讨论
我要评论
0
13
关闭 站长推荐上一条 /2 下一条