在ARM7处理器中，在没有配置PLL和VPB分频器前，系统时钟Fcclk就是外部晶振的时钟Fosc，内部VPB总线的时钟是Fcclk/4也就是说是Fosc/4，开始关于时钟这章的疑惑就在这里。网上有学友说是内部有个时钟，跟430一样，还有网友说是所有的时钟与外部晶振是1：1：1，等等说法都是错误的，参考周立功的arm嵌入式系统教程及官方PDF，各寄存器取复位默认值，得到我的结论！
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
用户515414 2010-04-28 22:18
- 第一天
- capture CIS中的快捷键原理图页面编辑 CTRL+A 全选所有原理图页面编辑 B 放置总线BUS原理图页面编辑 E 放置总线BUS 的分支Entry原理图页面编辑 F 放置电源符号原理图页面编...
-
- 准备做个板
- 从咸宁过来武大有半年了，一直忙着毕业的事情以及导师的项目，很久没有更新空间了，现在项目闲下来了，也该做做自己的事情了，准备画一个2440的开发板。想每天上来更新下自己的进度，记录下，也能让自己坚持下去...
EE直播间
更多
-
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/3 
/3
-
返回顶部
-
用户515414 2009-9-20 10:42