用户1049668的文章-第3页-面包板社区

 

文章

首页 我的博文

用户1049668 2008-10-21 10:40: Performing Design Exploration; Copy from: DC user guide, Chapter 9 Optimizing the Design . Performing Design Exploration In design exploration, you use the default synthesis algo ...; 2978 6 0 6

用户1049668 2008-10-10 15:27: Static Timing analysis(copied); Copy from: http://www.vlsichipdesign.com/static_timing_analysis.html Static Timing analysis Lets brush our Basics on Statistical Timing Analy ...; 3332 7 0 7

用户1049668 2008-10-10 15:24: Synopsys Synthesis Constraints Template(copied); copy from: www.vlsichipdesign.com/synopsys_constraints.html Synopsys Synthesis Constraints Template ###Customize according to your Design ne ...; 4831 4 0 4

用户1049668 2008-10-10 15:00: Formality : Quick tutorial(copied); copy from: http://www.vlsiip.com/formality/ Formality Introduction: Formality is a tool from Synopsys, which is used for Formal Verification ...; 10433 7 0 7

用户1049668 2008-10-10 14:33: Synopsys Design Compiler-A quick Tutorial(copied); copy from: http://www.vlsiip.com/dc_shell/ Design Compiler user guide Step 0. Invoke Design Compiler unix dc_shell-t ...; 5080 5 0 5

用户1049668 2008-10-10 11:04: 找出lint结果中lint的种类; 生成的lint文件内容如下： Warning: In design 'xxx', cell 'xxxx' does not drive any nets. (LINT-1) Warning: ........................................... ...; 5274 7 0 7

用户1049668 2008-10-1 12:00: Sed简明速查手册（转帖）; From： http://blog.chinaunix.net/u1/35100/showart_282051.html Sed简明速查手册 Sed(a stream editor) 4个空间:input stream, pattern b ...; 3317 7 0 7

用户1049668 2008-9-22 14:04: 用gcc编译c++; gcc和g++都是GNU(组织)的一个编译器。误区一:gcc只能编译c代码,g++只能编译c++代码两者都可以，但是请注意： 1.后缀为.c的 ...; 12286 7 0 7

用户1049668 2008-9-13 08:35: ModelSim SE加入Xilinx library; From: http://taiying.pixnet.net/blog/post/13388997 在C:\Modeltech_6.0\下建立Xilinx_Lib的目錄, 命令提示字元切到C:\Xilinx91i\bin\nt 執行#C:\Xilinx91 ...; 3753 7 0 7

用户1049668 2008-8-3 16:03: Propagation delay and Comtamination delay; Propagation Delay - Tpd Propagation delay is upper bound between the new valid input and the new valid output. Comtamination Delay - Tcd Comtam ...; 4230 6 0 6

用户1049668 2008-7-10 16:38: nc-verilog在batch mode下保存仿真波形; 建立一个文件，名为startup.tcl。然后编辑此文件，输入 probe -create -shm -database my_base_name -all -depth 2 run 然后运行ncverilog: ...; 7342 6 0 6

用户1049668 2008-7-10 13:28: [转帖]Ncverilog 常用命令使用详解; 原帖：http://bbs.dicder.com/viewthread.php?tid=58 作者：5life " h+ s3 ]! t J1 f Y 工作状态：建立仿真环境 ' c4 m; G! E, Z' c 5 ~, q8 O, j( F, c ...; 5154 7 0 7

用户1049668 2008-5-9 17:33: 上海地区国内IC设计企业的详细名单和联系方式（转帖）; 转自：http://www.2ic.tw/html/17/t-346917.html 公司名称 cadence 设计能力及主要产品地址邮编上海市南京西路1266号恒隆广场 ...; 5675 8 0 8

用户1049668 2008-3-21 13:41: Verilog中关于系统任务$random; 看书中的例子中这样讲：电子论坛,电子设计论坛,电子开发论坛8w0m'E*G5a(E:M “ $random函数调用时返回一个32位的随机数，它是一个带符号的整形数... ”,并 ...; 11294 8 0 8

用户1049668 2008-3-20 16:13: JPEG Chroma Subsampling; What is Chroma Subsampling? The JPEG (JFIF) compressed file format can produce significant reductions in file size through lossy compression. ...; 5020 7 0 7

1 234 / 4 页下一页

关闭站长推荐

上一条

/3

下一条