用户1049668的文章-第4页-面包板社区

 

文章

首页 我的博文

用户1049668 2008-3-19 16:54: VCS命令解释; VCS是Synopsys公司的仿真工具. VCS对verilog模型进行仿真包括两个步骤: 1. 编译verilog文件成为一个可执行的二进制文件命令为: $ vcs source_f ...; 6000 7 0 7

用户1049668 2007-11-15 14:17: Modelsim仿真常用命令; 参考： ModelSim SE Reference Manual vlib - 建立一个新的工作库。如：vlib work 在当前目录建立逻辑库work，运行后会在当前目录下找到wor ...; 7192 9 0 9

用户1049668 2007-11-13 14:50: 在UltraEdit中高亮显示Verilog文档; 前几天一不小心中毒了，只好重装系统。可是装完才发现UltraEdit打开Verilog文件不再高亮显示，很不习惯。只好上网找UltraEdit用于高亮显示Verilog的wordfile文件 ...; 6494 10 1 11

用户1049668 2007-11-6 15:12: 武夷访茶; 十一月初，和老婆一起去武夷山游玩，恰巧我们包的车的邱司机家世代茶农，一路上给我们灌输武夷山的茶历史和文化，如何辨别茶品好坏，茶的知识学 ...; 4477 10 1 11

用户1049668 2007-8-6 19:37: 再谈同步复位和异步复位; 今天读到一段关于复位方式论述的文字，摘抄下来，已备后查：全局复位信号是同步复位还是异步复位各有优劣。同步复位的最大的缺点是需要时钟才能达到复位 ...; 4773 6 0 6

用户1049668 2007-6-14 10:09: latch与DFF的区别; 收集了一下网上资源，总结如下： 1、latch由电平触发，非同步控制。在使能信号有效时latch相当于通路，在使能信号无效时latch保持输出状态。DFF由时钟 ...; 14761 11 3 14

用户1049668 2007-6-8 10:43: 在source insight中显示verilog hdl文件; 想必进行C语言编程的都比较喜欢source insight的风格，在一个工程中所有的C文档之间换来换去，查找预定义变量、函数及调用关系十分方便。但是source i ...; 9944 8 4 12

用户1049668 2007-6-6 10:49: PCI局部总线协议的学习(2); 最近时间有点少，等闲下来再更新。; 4395 7 2 9

用户1049668 2007-6-5 11:30: PCI局部总线协议的学习(1); 最近在做关于PCI的IP，所以要先学习一下PCI局部总线协议。将学习的内容陆续写出来，表示自己已经理解这一部分了。 1 总线交易 1.1 总线读交易 ...; 6928 7 4 11

用户1049668 2007-6-4 10:32: 介绍一下Synopsys的产品线; Synopsys的产品线覆盖了整个设计流程，使客户从设计规范到芯片生产都能用到完备的最高水平设计工具。公司主要开发和支持基于两个主要平台的产品 ...; 5174 13 1 14

用户1049668 2007-5-31 15:55: [转贴]引导语句“//……”在synopsys DC中的用途; 转自 http://www.tianyablog.com/blogger/post_show.asp?blogid=234374postid=3286533 以前一直没弄懂，以为就是个简单的注释完事，原来还可以用来引 ...; 6460 7 1 8

用户1049668 2007-5-31 15:21: 发现一个好网站：集成电路教育网; http://www.icedu.net/ 集成电路教育网没事的时候上去遛遛...; 5416 9 1 10

1 2 34 / 4 页

关闭站长推荐

上一条

/4

下一条