EE直播间
更多
文章
首页 我的博文
用户1321251 2012-9-18 10:31
ISE ERROR:ConstraintSystem:58解决方法
ERROR:ConstraintSystem:58 - Constraint INST    "u_ddr2_top_0/*/u_phy_calib/gen_rd_data_sel*.u_ff_rd_data_sel" TNM =    "TNM_RD_DATA_SEL_C0 ...
用户1321251 2012-9-13 16:07
HD-SDI图像采集回放
HD_SDI视频采集,输入视频是网络播放器,经DDR2缓存后,输出到SDI接口的显示器,参考XAPP1014文档
用户1321251 2012-8-7 10:08
8bitYCBCR对应的RGB色彩表
    RGB Colour Bars YCbCr Colour Bars R G B Y Cb ...
用户1321251 2012-5-9 16:09
VIRTEX5上使用MIG调试DDR2记录
                DDR2调试记录   详情请见附件               ...
用户1321251 2012-3-14 16:07
【博客大赛】verilog异或校验的两种写法,哪一种写法是正确的?伤不起
check_o   = (dat_o ^dat_o ^dat_o ^dat_o ^dat_o ^dat_o ^dat_o ==dat_o );     check_o   = ((dat_o ^dat_o ^dat_o ^dat_o ^dat_o ...
用户1321251 2012-1-5 09:44
VS2010非WEB MSDN插件 离线版
 
用户1321251 2011-9-20 15:58
上传一下自己做的一个图像采集显示项目
图像采集显示,不多说了,你们懂  
用户1321251 2011-9-16 15:57
异步sram测试verilog代码
读写一个字节均需两个时钟周期,首选将数据写入sram,再读取sram特定地址对应的数据 写入方式:ADDR       DAT           0        ...
用户1321251 2011-9-8 09:24
读写fifo时序图(一个字节)
经常用到fifo,fifo的时序也比较简单,但是数据什么时候出来,怎么写进去的,也有细节,做了个小测试,把结论发上来 ...
用户1321251 2011-8-11 09:33
磁珠(FB)
磁珠有很高的电阻率和磁导率,他等效于电阻和电感串联,但电阻值和电感值都随频率变化。 他比普通的电感有更好的高频滤波特性,在高频时呈现阻性,所以能在相当 ...
用户1321251 2011-7-27 09:59
调试FPGA诡异现象
板子回来后,首先测试FPGA能否正常下载,并且正常工作。下载成功,用了最简单的测试LED闪烁的程序测试FPGA能否正常工作。这时候有意思的事情出现了,LED并没有 ...
用户1321251 2011-7-7 17:10
pads生成gerber关键的几张配置截图
bottom跟top层配置一样 nc drill直接点run即可 gerber图.rar  
用户1321251 2011-7-5 16:53
PADS PCB中添加汉字方法
drafting tool bar-------》text 切换输入法到中文,输入汉字,结束后,将输入法切换回到英文,敲两个空格,点ok,搞定 ...
用户1321251 2011-7-5 11:26
PADS更改board outline方法以及V-CUT
1  右键select board outline 2 选择要更改的位置,右键,选择add arc或者add connor,移动鼠标 3,放到合适的位置。搞定。   至于V-CUT,直接用画一 ...
用户1321251 2011-7-4 14:30
PADS中覆铜失败的两个原因
1,重新覆铜的时候,需要将原先的覆铜删除干净,只要有一点点残余,都会导致flood无效,这个非常重要 2,优先级的设定,优先级号越小,级别越高,设定不好, ...
关闭 站长推荐上一条 /3 下一条