 

用户1321251

文章：17 阅读：78213 评论：48 赞：217

 好友  私信个人主页

文章 17
原创 0
阅读 78213
评论 48
赞 217

原创读写fifo时序图（一个字节）

 2011-9-8 09:24  11937 12 14 分类: FPGA/CPLD

经常用到fifo，fifo的时序也比较简单，但是数据什么时候出来，怎么写进去的，也有细节，做了个小测试，把结论发上来

写原创有奖励！2025面包板原创奖励正在进行中

上一篇：磁珠（FB）
下一篇：异步sram测试verilog代码

PARTNER CONTENT

换一换> 更多>

ST移动安全解决方案：构建全场景安全连接生态

赵明灿 2025-05-12

文章评论（2条评论）

登录后参与讨论

用户1857338 2015-12-17 15:34

时钟信号不附一下吗。。。看不懂啊

用户379288 2011-9-27 12:18

没看明白

查看更多评论

相关推荐阅读

用户1321251 2012-09-18 10:31: ISE ERROR:ConstraintSystem:58解决方法; ERROR:ConstraintSystem:58 - Constraint <INST "u_ddr2_top_0/*/u_phy_calib/gen_rd_data_sel*.u...

用户1321251 2012-09-13 16:07: HD-SDI图像采集回放; HD_SDI视频采集,输入视频是网络播放器,经DDR2缓存后,输出到SDI接口的显示器,参考XAPP1014文档 ...

用户1321251 2012-08-07 10:08: 8bitYCBCR对应的RGB色彩表; RGB Colour Bars YCbCr Colour Bars R G B Y ...

用户1321251 2012-05-09 16:09: VIRTEX5上使用MIG调试DDR2记录; DDR2调试记录详情请见附件 ...

用户1321251 2012-03-14 16:07: 【博客大赛】verilog异或校验的两种写法，哪一种写法是正确的？伤不起; check_o <= (dat_o[63:56]^dat_o[55:48]^dat_o[47:40]^dat_o[39:32]^dat_o[31:24]^dat_o[23:16]^dat...

用户1321251 2012-01-05 09:44: VS2010非WEB MSDN插件离线版; ...

我要评论

 2

关闭站长推荐

上一条

/2

下一条