最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
用户1321251
文章：17 阅读：75600 评论：48 赞：198
好友 私信 个人主页

原创 异步sram测试verilog代码

2011-9-16 15:57 2911 14 17 分类: FPGA/CPLD

读写一个字节均需两个时钟周期，首选将数据写入sram，再读取sram特定地址对应的数据

写入方式：ADDR       DAT

          0          0

          1          1

          2          2

         ...        ...

         239        239

         240        0

         241        1

.............................20110916155721278.rarasram.rar

写原创有奖励！2024面包板原创奖励正在进行中

文章评论（3条评论）

登录后参与讨论

用户1725597 2014-5-9 11:16

很好，学习一下
回复

用户427519 2012-11-3 21:47

很好
回复

用户377235 2011-12-22 20:15

不错
回复
相关推荐阅读
用户1321251 2012-09-18 10:31
ISE ERROR:ConstraintSystem:58解决方法
ERROR:ConstraintSystem:58 - Constraint <INST    "u_ddr2_top_0/*/u_phy_calib/gen_rd_data_sel*.u...
用户1321251 2012-09-13 16:07
HD-SDI图像采集回放
HD_SDI视频采集,输入视频是网络播放器,经DDR2缓存后,输出到SDI接口的显示器,参考XAPP1014文档 ...
用户1321251 2012-08-07 10:08
8bitYCBCR对应的RGB色彩表
    RGB Colour Bars YCbCr Colour Bars R G B Y ...
用户1321251 2012-05-09 16:09
VIRTEX5上使用MIG调试DDR2记录
                DDR2调试记录   详情请见附件                       ...
用户1321251 2012-03-14 16:07
【博客大赛】verilog异或校验的两种写法，哪一种写法是正确的？伤不起
check_o   <= (dat_o[63:56]^dat_o[55:48]^dat_o[47:40]^dat_o[39:32]^dat_o[31:24]^dat_o[23:16]^dat...
用户1321251 2012-01-05 09:44
VS2010非WEB MSDN插件 离线版
 ...
用户1321251
文章：17 阅读：75600 评论：48 赞：198
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
3
14
关闭 站长推荐上一条 /2 下一条
  • 帖子
  • 博文