文章
ash_riple_768180695 2009-12-28 17:06
维护遗留代码(3)——缺少JTAG接口的遗憾
        早在代码移交阶段,我就向第三方提出过电路板上缺少给FPGA预留的JTAG调试接口的问题。电路板上本来已经给CPLD预留了JTAG下载接口,把FPGA连接到 ...
ash_riple_768180695 2009-12-28 17:02
维护遗留代码(1)——从代码移交说起
        2009年6月下旬,riple开始着手维护一套第三方开发的FPGA代码。在移交之前,所有的代码维护都是由第三方完成的,我们很难控制项目的时间进度,所 ...
ash_riple_768180695 2009-12-28 16:59
维护遗留代码(2)——从搭建仿真环境入手
        代码移交完成后,为了尽快掌握第三方开发的FPGA代码,我面临的首要任务是搭建一个完备的仿真环境。 riple         原 ...
ash_riple_768180695 2009-12-17 18:16
海外捉虫记—捕获控制通路trace的好方法
在集成测试阶段,发现的许多bug并不是硬件本身的,其实是软件的配置错误。要么是地址有误,要么是取值错误,再就是配置的先后顺序和时机有误。 确认和定位这 ...
ash_riple_768180695 2009-12-17 18:09
Quartus II中添加Tk程序的几个关键语句
Quartus II支持Tcl程序并且提供了很多专用的Tcl扩展命令。Virtual JTAG的用户接口就需要通过Tcl和Virtual JTAG的Tcl API来编写。 通过Tcl编写的Virtual JTAG用户 ...
ash_riple_768180695 2009-12-6 16:20
江湖越老,胆子越小?
    “技术这一概念包含的内容是广大的,广大到不可想象。即便我们把清醒时的每一分钟都用来努力地学习某种技术和其相关技术,我们关于这一技术的专业知识仍 ...
ash_riple_768180695 2009-11-12 16:24
Altera Forum精彩问答汇总
坛中一日,人间数年! I can't afford losing any of this kind of invaluable information anymore! It is not too late if I start reading and collecting ...
ash_riple_768180695 2009-10-15 08:35
不走寻常路——我看Altium
在小组和论坛里多次看到关于Altium的讨论,下面是我的一些想法,最初发表在“FPGA讨论组”里面。   riple     Altium这个公司最早是做PCB设计 ...
ash_riple_768180695 2009-10-9 11:59
TimeQuest就一定要搞定——时序分析基本公式
以下内容译自 Quartus II Version 7.0 Handbook , Volume 3 : Verification 的 6-28 : Clock Analysis 部分。   riple Tim ...
ash_riple_768180695 2009-10-7 11:51
Upgrading from .PTF-format to .SOPC-format
Upgrading from .PTF-format to .SOPC-format Recommendations Explanation Version 7.1 is a major new release for SOPC Builder. A key change is ...
ash_riple_768180695 2009-9-6 08:26
下载OPENCORES代码的CVS命令——升级到SVN
        今天  riple 尝试从 OPENCORES 上下载了一个创建VHDL testbench的Project: vhld_tb。         OPENCORES提供 ...
ash_riple_768180695 2009-9-5 19:16
The Pragmatic Programmer
Every day, work to refine the skills you have and to add new tools to your repertoire. ... you'll start seeing results in a matter of days. Over the ...
ash_riple_768180695 2009-9-5 19:15
When PRBS meets Scilab
PRBS PRBS generator runs at 1.5 Gbps 给出了串行和并行实现方式。 PRBS code for Simulation 用于仿真的Verilog代码,我怀疑这一串行实现方式的时序性能 ...
ash_riple_768180695 2009-9-5 19:13
When TL1 meets Expect
TL1 Transaction Language 1 From Wikipedia, the free encyclopedia Beginner's guide to TL1 TL1 Tutorial Expect Expect From Wikipedia, the free ...
ash_riple_768180695 2009-9-5 14:27
《基于FPGA的快速系统原型开发》翻译计划
    《基于FPGA的快速系统原型开发》一书出版于2005年。我在一年前(2008年3月)从中科院计算所图书馆里第一次借到并复印了这本书。在这一年的时间里,我 ...
关闭 站长推荐上一条 /2 下一条