最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
用户1835172
文章：1 阅读：4883 评论：3 赞：13
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
文章
首页 我的博文
用户1835172 2015-10-8 09:20
verilog中浮点数的表示以及浮点数除法IP核的使用
Verilog 中的浮点数的表示以及浮点数除法 IP 核的用法          初学 FPGA ，最近用到除法，刚开始想要自己写一段除法 ...
查看更多
关闭 站长推荐上一条 /2 下一条
  • 帖子
  • 博文